半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，包括：在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠；在假栅极堆叠两侧的衬底上形成栅极侧墙，其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同；去除假栅极层，直至暴露假栅极绝缘层；去除假栅极绝缘层，直至暴露衬底，形成栅极沟槽。依照本发明专利技术的半导体器件及其制造方法，采用CVD制备的氮化硅作为假栅极绝缘层、以及栅极侧墙包含非晶碳，从而避免了衬底特别是沟道区受到不必要的侵蚀，提高了器件的性能和可靠性。

【技术实现步骤摘要】
半导体器件制造方法
本专利技术涉及一种半导体结构制造方法，特别是涉及一种能在后栅工艺器件有效避免沟道和衬底被侵蚀的半导体器件、特别是半导体中间结构的制造方法。
技术介绍
MOSFET器件等比例缩减至45nm之后，器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小。为了更有效控制栅极堆叠的形貌(profile)，业界目前普遍采用后栅工艺，也即通常先在衬底上沉积多晶硅等材质的假栅极，沉积层间介质层(ILD)之后去除假栅极，随后在留下的栅极沟槽中填充高k/金属栅(HK/MG)膜层的堆叠。在上述后栅工艺中，为了在刻蚀去除假栅极时降低对于沟道区的损伤，业界普遍采用了垫氧化层作为假栅极绝缘层或界面层，例如热氧化物，诸如氧化硅。通常采用化学氧化(例如含臭氧的去离子水浸泡)或者快速热氧化(RTO)来制造较薄的假栅极绝缘层，例如仅1～3nm厚。在后续去除多晶硅等材质的假栅极时，例如采用TMAH湿法刻蚀Si或者等离子体刻蚀，该假栅极绝缘层或界面层可以保护衬底特别是沟道区不受损伤。之后，为了在栅极沟槽中生长高k材料的栅极绝缘层，需要去除该假栅极绝缘层或界面层。鉴于该界面层通常为热氧化物，因此可选的刻蚀液是HF基溶液，诸如稀释的氢氟酸(dHF)或者稀释的缓释刻蚀液(dBOE，为NH4F与HF的混合溶液)。然而，在某些情形下，例如对于NMOS器件而言，在后栅工艺中去除上述假栅极绝缘层时，与沟道接触的源漏扩展区域(如LDD结构)会被严重侵蚀。一种可能的解释是当器件结构浸入诸如dHF的电解质溶液中时，在PN结处发生了电化学腐蚀机制。由电解的法拉第定律可知，由侵蚀导致的物质损失m可以表示为m＝(Q/F)*(M/z)，其中m为损失的材料的质量，Q为穿过该材料的总电荷，F为法拉第常数-96.485C/mol，M为材料的摩尔质量，z为材料离子的化合价(每个离子所传输的电子数)。由于材料的摩尔量n＝m/M，所以n＝(Q/F)*(1/z)。在恒定侵蚀电流的情形下，Q＝I*t，而在可变侵蚀电流的情形下，Q为I*dτ在0至t蚀刻的积分，因此材料的损失量(侵蚀量)n直接与处理时间t或者τ相关。因此，不论如何缩减dHF/dBOE的处理时间，上述电化学侵蚀现象总是存在的。这大大影响了器件性能以及产能。此外，在暗场和亮场条件下，硅自身在水性氟化物溶液中也可以被刻蚀，这通常是由于光-电化学刻蚀机制。在光强度较低的暗场条件下，SiF4+2F-->SiF62-。而在光强度较大的亮场条件下，HSiF3+H2O->SiF3OH+H2-(+HF)->SiF4+H2O-(2F-)->SiF62-。有意思的是，在采用稀释氯化氢(dHCl)溶液刻蚀时基本没观察到Si损失，而在采用dHF刻蚀时观察到明显的Si损失。因此，基本上可以说，HF基溶液是后栅工艺中去除假栅极绝缘层工艺期间造成衬底(沟道，Si区域)损失的根本原因。综上所述，由于上述电化学侵蚀现象，PN结较容易受到氟基溶液的侵蚀。而单个的P或N结则由于暗场和亮场照明条件下的光-电化学刻蚀而同样受到氟基溶液的侵蚀。换言之，后栅工艺中去除假栅极绝缘层的现有技术难以避免衬底受到侵蚀。
技术实现思路
由上所述，本专利技术的目的在于克服上述技术困难，提出一种新的半导体器件及其制造方法，能避免使用氟基溶液来去除假栅极绝缘层，从而避免衬底受到侵蚀。为此，本专利技术提供了一种半导体器件制造方法，包括：在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠；在假栅极堆叠两侧的衬底上形成栅极侧墙，其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同；去除假栅极层，直至暴露假栅极绝缘层；去除假栅极绝缘层，直至暴露衬底，形成栅极沟槽。其中，形成假栅极绝缘层之前还采用HF基溶液清洗衬底表面。其中，采用CVD法制备氮化硅。其中，栅极侧墙为多层结构，包括第一栅极侧墙、栅极侧墙间隔层、第二栅极侧墙，其中第一栅极侧墙包含的材料选自氮化硅、非晶碳之一并且与假栅极绝缘层不同。其中，栅极侧墙间隔层包括氧化硅，第二栅极侧墙包括氮化硅、氮氧化硅、DLC及其组合。其中，采用热磷酸湿法腐蚀去除氮化硅材质的假栅极绝缘层。其中，热磷酸腐蚀之后还采用含臭氧的去离子水清洗，以在衬底表面形成界面层。其中，延长热磷酸腐蚀时间以清除假栅极绝缘层下方的氧化物。其中，采用氧等离子体干法刻蚀去除非晶碳材质的假栅极绝缘层。其中，在栅极沟槽中形成高k材料的栅极绝缘层以及金属材料的栅极导电层构成的栅极堆叠。依照本专利技术的半导体器件制造方法，采用CVD制备的氮化硅作为假栅极绝缘层、以及栅极侧墙包含非晶碳，从而避免了衬底特别是沟道区受到不必要的侵蚀，提高了器件的性能和可靠性。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1至图4为依照本专利技术的半导体器件制造方法各步骤的示意图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了能有效避免衬底受到侵蚀的半导体器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。以下参照图1～图4各个步骤的示意图，来详细描述本专利技术的技术方案。参照图1的剖视图，在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠。提供衬底1，衬底1依照器件用途需要而合理选择，可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底1优选地为体Si。在形成假栅极绝缘层之前，优选地，采用氟基溶液-诸如稀释HF(dHF)溶液或者稀释缓释刻蚀剂(dBOE)进行短时间的表面清洁，去除假栅极绝缘层与衬底之间可能存在的氧化物，例如氧化硅薄层。随后，采用CVD工艺，例如LPCVD、PECVD、HDPCVD等，在衬底1上沉积假栅极绝缘层2，其材质不同于衬底1的硅并且也不同于氧化硅，一种可能的选择是氮化硅，此外也可以是非晶碳。假栅极绝缘层2的厚度不能太厚，避免影响栅极形貌，优选地为1～5nm。之后，采用CVD、PVD等常用工艺，例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺，形成假栅极层3，其材质可以是多晶硅、非晶硅、SiGe、Si:C等，优选地为多晶硅、非晶硅。随后采用常用的光刻/刻蚀工艺来图案化假栅极绝缘层2和假栅极层3，从而构成假栅极堆叠2/3。优选地，以假栅极堆叠为掩模，进行低剂量、低能量的第一次源漏掺杂离子注入，在假栅极堆叠两侧的衬底1中形成轻掺杂的源漏延伸区1SL和1DL。此外，还可以进行倾斜离子注入，形成晕状源漏掺杂区(Halo区，未示出)。参照图2，在假栅极堆叠两侧的衬底上形成栅极侧墙。通过CVD、PVD等常用工艺，例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠；在假栅极堆叠两侧的衬底上形成栅极侧墙，其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同以具有较高的刻蚀选择性；去除假栅极层，直至暴露假栅极绝缘层；去除假栅极绝缘层，直至暴露衬底，形成栅极沟槽，其中避免使用HF基腐蚀液去除假栅极绝缘层，避免对衬底的侵蚀。

【技术特征摘要】
1.一种半导体器件制造方法，包括：在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠；在假栅极堆叠两侧的衬底上形成栅极侧墙，其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同以具有较高的刻蚀选择性；去除假栅极层，直至暴露假栅极绝缘层；去除假栅极绝缘层，直至暴露衬底，形成栅极沟槽，其中避免使用HF基腐蚀液去除假栅极绝缘层，避免对衬底的侵蚀。2.如权利要求1的半导体器件制造方法，其中，形成假栅极绝缘层之前还采用HF基溶液清洗衬底表面。3.如权利要求1的半导体器件制造方法，其中，采用CVD法制备氮化硅。4.如权利要求1的半导体器件制造方法，其中，栅极侧墙为多层结构，包括第一栅极侧墙、栅极侧墙间隔层、第二栅极侧墙，其中第一栅极侧墙包含的材料选自氮化...

【专利技术属性】
技术研发人员：崔虎山，钟汇才，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11