存储器IP模块寄生参数的提取方法技术

本发明专利技术提供的存储器IP模块寄生参数的提取方法中，包括：获取存储器的电路版图，所述电路版图包括存储单元阵列及外围电路；对所述电路版图进行电路检查，将所述存储单元阵列与存储器的电路结构一一对应，并通过所述电路检查；将所述存储单元阵列作为一整体单元，选定所述存储单元阵列中的部分区域，提取所述存储单元阵列的部分区域的寄生参数；调用所述存储单元阵列的列表，对所述电路版图的电路进行寄生参数提取；对所述存储单元阵列部分区域的寄生参数及电路版图电路的寄生参数进行仿真。本发明专利技术中，不需要对GDS以及寄生参数网表进行处理，避免了出错，且节省了人工，提高了效率。

【技术实现步骤摘要】
存储器IP模块寄生参数的提取方法
本专利技术涉及半导体集成电路
，尤其涉及一种存储器IP模块寄生参数的提取方法。
技术介绍
电子设计自动化(ElectronicDesignAutomation，EDA)意指使用计算机来设计及仿真集成电路上的电子电路的性能，EDA已经进展到可处理苛求复杂的半导体集成电路设计工作。在已设计出的集成电路且实体上已将该电路布局好之后，需测试验证该集成电路是否正确地工作。现有的集成电路设计中，可以通过EDA检测出电路各部件之间的连接关系。IP模块是一种预先设计好的甚至已经过验证的具有某种确定作用的集成电路、器件或部件。客户芯片数据即版图数据中大多会调用生产厂商(Foundary)自主开发的IP模块,客户端使用的版图数据中需要合成IP模块的单元模块中只有物理库交换格式文件(Libraryexchangeformat，LEF)，LEF主要定义了单元模块的物理信息，如单元面积大小、几何形状、布线层等物理信息，单元模块没有内部电路，需要合成IP模块的单元模块相当于一个仅有连接信息而无内部电路的IP黑盒。在流片之前需要将IP模块合成(或者称为并入)到客户端所提供的本文档来自技高网...

【技术保护点】
一种存储器IP模块寄生参数的提取方法，其特征在于，包括：获取存储器的电路版图，所述电路版图包括存储单元阵列及外围电路；对所述电路版图进行电路检查，将所述存储单元阵列与存储器的电路结构一一对应，并通过所述电路检查；将所述存储单元阵列作为一整体单元，选定所述存储单元阵列中的部分区域，提取所述存储单元阵列的部分区域的寄生参数；调用所述存储单元阵列的列表，对所述电路版图的电路进行寄生参数提取；对所述存储单元阵列部分区域的寄生参数及电路版图电路的寄生参数进行仿真。

【技术特征摘要】
1.一种存储器IP模块寄生参数的提取方法，其特征在于，包括：获取存储器的电路版图，所述电路版图包括存储单元阵列及外围电路；对所述电路版图进行电路检查，将所述存储单元阵列与存储器的电路结构一一对应，并通过所述电路检查；将所述存储单元阵列作为一整体单元，选定所述存储单元阵列中的部分区域，提取所述存储单元阵列的部分区域的寄生参数；调用所述存储单元阵列的列表，对所述电路版图的电路进行寄生参数提取；对所述存储单元阵列部分区域的寄生参数及电路版图电路的寄生参数进行仿真。2.如权利要求1所述的存储器IP模块寄生参数的提取方法，其特征在于，提取所述存储单元阵列的部分区域的寄生参数过程中，对所述电路版图进行栅极级的寄生参数提取。3.如权利要求1所述的存储器IP模块寄生参数的提取方法，其特征在于，选定所述存储单元阵列中N行N列的存储单元，N为5～9的自然数。4.如权利要求3所述的存储器IP模块寄生参数的提取方法，其特征在于，对选定的所述存储单元阵列部分区域的中间行进行寄生参数仿真。5.如权利要求1所述的存储器IP模块寄生参数的提取方法，...

【专利技术属性】
技术研发人员：曹云，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31