提取寄生参数的方法及系统技术方案

本发明专利技术公开了一种提取寄生参数的方法，包括：将集成电路设计的版图划分为多个子区域；将几何同构的子区域置于同一个同构列表中；对每个同构列表中的至少一个子区域进行寄生参数的提取；根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数；将各子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。通过合并寄生参数提取的任务，不用对整个版图区域进行寄生参数提取，减少了集成电路版图中寄生参数的提取数量，进而提高寄生参数提取速度，缩短集成电路设计的周期。

【技术实现步骤摘要】

本专利技术涉及集成电路设计自动化领域，更具体地说，涉及一种寄生参数提取的方法及系统。
技术介绍
互连线的设计是集成电路设计中一个重要的环节，随着集成电路制造工艺进入 65-45nm工艺节点之后，由于曝光所用的光波长远远大于物理版图设计的理想图形的尺寸和图形之间的间距，光波的干涉和衍射效应使得实际光刻产生的为物理图形和物理版图设计的理想图形之间存在很大的差异，实际图形的形状和间距发生很大的变化，甚至影响电路的性能，因此，在互连线(金属层)实现电连接功能的同时，需要考虑电路正常工作情况下互连线之间的电磁耦合寄生效应(parasitic effect) 0考虑到互连线寄生效应对电路的影响，在集成电路设计的流程中，有一个寄生参数提取的步骤，通过该寄生参数提取步骤提取出布线后的等效电路元件模型(寄生参数)， 然后将他们返回到电路设计中，从而进一步对带有寄生参数的电路进行更精确的仿真或可靠性分析，以提高该电路设计的性能。目前，为了精确提取寄生参数，主要是通过在寄生参数提取之前对物理版图掩膜做三维光刻仿真，然后利用三维寄生参数引擎，再对三维光刻仿真得到的三维图像精确提取寄生参数。然而，目前的集成电路设计在规模上呈现系统级芯片(SOC)和网络级芯片(NOC) 趋势，芯片上器件数达到亿级、十亿级、甚至百亿量级，金属互联线的数量更在器件数量的几倍以上，其对应的物理版图数据达到几十个( (IO9比特)，甚至几百( ，利用现有技术进行全芯片的三维光刻仿真和三维寄生参数提取速度极慢，在实际应用中根本不可行，而寄生参数提取的速度是影响集成电路设计周期的重要因素之一，传统的串行和并行寄生参数提取需要对集成电路版图的每一微小区域作出详细的复杂仿真计算，因此速度比较慢，制约了设计效率的提高。
技术实现思路
本专利技术实施例提供一种提取寄生参数的方法及系统，通过合并寄生参数提取任务，减少集成电路版图中寄生参数的提取数量，提高提取速度和效率。为实现上述目的，本专利技术实施例提供了如下技术方案一种提取寄生参数的方法，包括将集成电路设计的版图划分为多个子区域；将几何同构的子区域置于同一个同构列表中；对每个同构列表中的至少一个子区域进行寄生参数的提取；根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数；将各个子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。可选地，所述子区域的划分步骤包括将所述集成电路版图划分为M行XN列个矩形的内区域；将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域，所述内区域与外边框区域构成一个子区域。可选地，根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数的步骤为根据同构列表中子区域间的几何关系和已提取的子区域中的内区域部分的寄生参数，计算得到同构列表中其他子区域中的内区域的寄生参数；将各个子区域的寄生参数合并的步骤为将各个子区域中的内区域的寄生参数合并，以得到整个集成电路设计的寄生参数。可选地，所述将几何同构的子区域置于同一个同构列表中的步骤包括根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中，所述几何同构关系包括相同、角度旋转或镜像。可选地，根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中，的步骤包括确定各子区域的原点；确定各子区域内的图形相对于原点的相对坐标；将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据；判断各子区域间的几何数据是否存在相同、角度旋转、镜像或平移的几何同构关系，若是几何同构关系，将几何同构的子区域置于同一个同构列表中。可选地，将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据的步骤包括按照掩膜层号将子区域划分为具有不同掩膜层号的图形子集合；逐一将各图形子集合内的相对坐标顺序排列，以形成子区域内图形的几何数据。可选地，在将各个子区域的寄生参数合并后，还包括步骤将合并的寄生参数进行约减。可选地，以并行方式同时对每个同构列表中的至少一个子区域进行寄生参数的提取。此外，本专利技术还提供了一种提取寄生参数的装置，包括版图区域划分单元，用于将集成电路设计的版图划分为多个子区域；区域同构单元，用于将几何同构的子区域置于同一个同构列表中；寄生参数提取单元，用于对每个同构列表中的至少一个子区域进行寄生参数的提取；寄生参数复用单元，用于根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数；寄生参数合并单元，用于将各个子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。可选地，还包括寄生参数约减单元，用于将合并的寄生参数进行约减。与现有技术相比，上述技术方案具有以下优点本专利技术实施例的提取寄生参数的方法，将设计版图划分为多个子区域后，对几何同构的子区域仅提取一次寄生参数，其他子区域的寄生参数通过复用该提取的寄生参数得到，而不用对整个版图区域进行寄生参数提取，通过合并寄生参数提取的任务，减少了集成电路版图中寄生参数的提取数量，进而提高寄生参数提取速度，缩短集成电路设计的周期。附图说明通过附图所示，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术的提取寄生参数的方法的流程图；图2为根据本专利技术实施例的子区域划分方法的流程图；图3a_4为根据本专利技术实施例的子区域划分的结构示意图；图5根据本专利技术实施例的判断几何同构的流程图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
中的描述，现有技术中通过三维光刻仿真后进行三维寄生参数提取来获得电路设计的寄生参数，而由于集成电路设计的规模越来越大，利用该技术进行全芯片的三维光刻仿真和三维寄生参数提取速度极慢，在实际应用中根本不可行，而寄生参数提取的速度是影响集成电路设计周期的重要因素之一，制约了设计效率的提高。而在集成电路物理设计版图中，局部区域之间设计图形有很大的相同性，这种相同性决定了局部区域之间的光刻仿真和寄生参数提取计算过程和计算结果的相同性，计算结果的复用可以有效地减少复杂的仿真计算任务，在不牺牲仿真精度的条件下提高芯片整体寄生参数提取速度。基于上述思想，为了提高寄生提取速度，进而缩短集成电路设计的周期，本专利技术提出了一种提取寄生参数的方法，所述方法包括将集成电路设计的版图划分为多个子区域；将几何同构的子区域置于同一个同构列表中；对每个同构列表中的至少一个子区域进行寄生参数的提取；根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数；将各个子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。此本文档来自技高网...

【技术保护点】
１．一种提取寄生参数的方法，其特征在于，包括：将集成电路设计的版图划分为多个子区域；将几何同构的子区域置于同一个同构列表中；对每个同构列表中的至少一个子区域进行寄生参数的提取；根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计算得到同构列表中其他子区域的寄生参数；将各个子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴玉平，陈岚，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11