半导体器件和制造半导体器件的方法技术

本申请涉及半导体器件和制造半导体器件的方法。提高了半导体器件的性能。半导体器件被配置为包括：在衬底之上依次形成的电压钳位层、沟道下层、沟道层和阻挡层；在穿过阻挡层的同时延伸到沟道层中部的沟槽；布置在沟槽内的栅极电极，在栅极电极和沟槽之间具有栅极绝缘膜；形成在栅极电极的两侧上的阻挡层之上的源极电极和漏极电极；以及第四电极，电耦合到电压钳位层。第四电极与源极电极电隔离，并且施加到第四电极的电压与施加到源极电极的电压不同。因此，可以执行阈值控制。例如，可以增加MISFET的阈值。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法相关申请的交叉引用在2016年7月25日提交的日本专利申请No.2016-145268的公开内容，包括说明书、附图和摘要通过引用整体并入本文。
本专利技术涉及半导体器件和制造半导体器件的方法。具体地，本专利技术可以优选地应用于包括氮化物半导体的半导体器件。
技术介绍
包括氮化物半导体的场效应晶体管可以执行高频操作，并且具有高耐压和低导通电阻的特性。因此，包括氮化物半导体的场效应晶体管用于功率电子系统的开关电源或逆变器中，并且由于高频操作而有助于减少外围无源元件的尺寸和重量以及由于低导通电阻而有助于减少损耗。例如，日本未审专利申请公开No.2015-115582(JP-A-2015-115582)公开了一种关于具有电压钳位层的常关场效应晶体管的技术，其中电压钳位层通过延伸到电压钳位层的耦合部分而电耦合到源极电极。日本未审专利申请公开No.2013-58791(JP-A-2013-58791)公开了一种包括在衬底上的缓冲层和在缓冲层上由p-GaN制成的下半导体层的MOSFET。MOSFET在下半导体层上包括载流子迁移层、形成在载流子迁移层上并被凹陷部分开的载流子供给层、形成为覆盖凹陷部分中的载流子迁移层的表面的栅极绝缘膜以及形成在栅极绝缘膜上的栅极电极。
技术实现思路
包括氮化物半导体的场效应晶体管使用在沟道层(例如GaN)和阻挡层(例如AlGaN)之间的异质界面处由氮化物半导体特有的正极化电荷产生的二维电子气。可以通过二维电子气减少源极和栅极之间或栅极与漏极之间的访问阻力。此外，通过去除阻挡层(例如，AlGaN)的一部分形成凹陷，并且在凹陷中形成MOS栅极结构，从而可以实现常关操作。包括氮化物半导体的这种凹陷栅极型场效应晶体管的阈值在0V左右，同时根据MOS接口而变化。已经进行了研究以允许阈值接近例如作为Si器件的阈值的2V至3V。例如，JP-A-2013-58791的MOSFET具有由p-GaN制成的下半导体层作为MOSFET沟道的下层以增加阈值。在JP-A-2015-115582中，电压钳位层和源极电极彼此电耦合以具有相同的电压，这抑制了由于漏极电压和特性变化引起的阈值的降低。然而，通过研究，专利技术人已经发现，这些文献中描述的技术中的每一种都不能提供如下所述的足够的阈值调整范围，并且存在进一步改进半导体器件的配置的空间，以便将阈值调节为作为Si器件阈值的2V至3V。从本说明书和附图的说明中可以清楚其他目的和新颖特征。本申请中公开的一个典型实施例简要总结如下。在本申请中公开的一个实施例的半导体器件中，在包括氮化物半导体的场效应晶体管的栅极电极下方提供电压钳位层，并且将与施加到源极电极的电压不同的电压施加到电压钳位层。根据本申请中公开的一个实施例的制造半导体器件的方法包括提供通孔并在通孔中形成包括导电膜的耦合电极的步骤，所述通孔延伸到包括氮化物半导体的场效应晶体管的栅极电极下方的电压钳位层。耦合电极电耦合到与施加到源极电极的电压不同的电压。根据本文公开的以下每个典型实施例中描述的半导体器件，可以改善半导体器件的特性。根据本文公开的以下每个典型实施例中描述的制造半导体器件的方法，可以制造具有良好特性的半导体器件。附图说明图1是示出第一实施例的半导体器件的配置的截面图。图2是示出第一实施例的半导体器件的制造工艺的截面图。图3是示出第一实施例的半导体器件的制造工艺的平面图。图4是示出第一实施例的半导体器件的制造工艺的截面图。图5是示出第一实施例的半导体器件的制造工艺的截面图。图6是示出第一实施例的半导体器件的制造工艺的平面图。图7是示出第一实施例的半导体器件的制造工艺的截面图。图8是示出第一实施例的半导体器件的制造工艺的截面图。图9是示出第一实施例的半导体器件的制造工艺的平面图。图10是示出第一实施例的半导体器件的制造工艺的截面图。图11是示出第一实施例的半导体器件的制造工艺的平面图。图12是示出第一实施例的半导体器件的制造工艺的截面图。图13是示出第一实施例的半导体器件的制造工艺的截面图。图14是示出第一实施例的半导体器件的制造工艺的截面图。图15是示出第一实施例的半导体器件的制造工艺的平面图。图16是示出外部电源电压与阈值电压之间的关系的曲线图。图17是示出第一比较例子的半导体器件的配置的截面图。图18A和图18B分别示出了第一实施例的半导体器件的栅极电极正下方的配置和能带图。图19A和图19B分别示出了第二比较例子的半导体器件的栅极电极正下方的配置和能带图。图20A和图20B分别示出了第三比较例子的半导体器件的栅极电极正下方的配置和能带图。图21是示出第二实施例的半导体器件的配置的截面图。图22是示出第二实施例的半导体器件的配置的平面图。图23是示出第二实施例的半导体器件的配置的平面图。图24是示出第二实施例的半导体器件的配置的平面图。图25是示出第二实施例的半导体器件的配置的平面图。图26是示出第三实施例的半导体器件的配置的截面图。图27是示出外部电源电压和阈值电压之间的关系的曲线图。图28示出具有半桥电路的逆变器电路的配置。图29是示出第四实施例的半导体器件的配置的截面图。图30是示出第五实施例的半导体器件的配置的截面图。图31是示出第五实施例的半导体器件的制造工艺的截面图。图32是示出第五实施例的半导体器件的制造工艺的平面图。图33是示出第五实施例的半导体器件的制造工艺的截面图。图34是示出第五实施例的半导体器件的制造工艺的截面图。图35是示出第五实施例的半导体器件的制造工艺的平面图。图36是示出第五实施例的半导体器件的制造工艺的截面图。图37是示出第五实施例的半导体器件的制造工艺的截面图。图38是示出第五实施例的半导体器件的制造工艺的平面图。图39是示出第五实施例的半导体器件的制造工艺的截面图。图40是示出第五实施例的半导体器件的制造工艺的截面图。图41是示出第五实施例的半导体器件的制造工艺的截面图。图42是示出第五实施例的半导体器件的制造工艺的截面图。图43是示出第五实施例的半导体器件的制造工艺的平面图。图44是示出第五实施例的半导体器件的制造工艺的截面图。具体实施方式尽管为了方便起见，以下实施例中的每一个可以在多个部分或实施例中被分开描述，但是除了特别限定的情况之外，它们彼此并非不相关，而是存在以下关系，其中一个是另一个的全部或部分的修改、应用、详细说明、补充说明等。在以下各实施例中，当提及元件等的数目(包括数量、数值、量和范围)时，除了特别限定的情况和对于数目原则上明确限于指定数目的情况之外，该数目不限于指定数目。换句话说，该数目可以不小于或不大于指定数目。在以下各实施例中，除了特别限定的情况和构成元件在原则上被认为是不可缺少的情况以外，实施例的构成元件(包括要素步骤等)不一定是必不可少的。类似地，在下面的实施例中，当描述构成元件的形状、位置关系等时，除了特别限定的情况和对于这样的配置在原则上被认为不包括在内的情况，应包括与这种形状等基本上密切相关或类似的任何配置。在元件数目等(包括数量、数值、量和范围)中的每一项中也是如此。在下文中，将参照附图详细描述一些实施例。在用于说明实施例的所有附图中，具有相同功能的部件由相同或相关的标记表示，并且省略重复的描述。如本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一氮化物半导体层，形成在衬底上方；第二氮化物半导体层，形成在所述第一氮化物半导体层上方；第三氮化物半导体层，形成在所述第二氮化物半导体层上方；第四氮化物半导体层，形成在所述第三氮化物半导体层上方；沟槽，在穿过所述第四氮化物半导体层的同时延伸到所述第三氮化物半导体层的中部；栅极电极，布置在所述沟槽中，在所述栅极电极和所述沟槽之间具有栅极绝缘膜；第一电极和第二电极，形成在所述栅极电极的两侧上的所述第四氮化物半导体层上；和耦合电极，电耦合到所述第一氮化物半导体层，其中所述第二氮化物半导体层的电子亲和力等于或大于所述第一氮化物半导体层的电子亲和力，其中所述第三氮化物半导体层的电子亲和力等于或大于所述第一氮化物半导体层的电子亲和力，其中所述第四氮化物半导体层的电子亲和力小于所述第一氮化物半导体层的电子亲和力，其中所述耦合电极与所述第一电极电隔离，并且其中施加到所述耦合电极的电压与施加到所述第一电极的电压不同。

【技术特征摘要】
2016.07.25 JP 2016-1452681.一种半导体器件，包括：第一氮化物半导体层，形成在衬底上方；第二氮化物半导体层，形成在所述第一氮化物半导体层上方；第三氮化物半导体层，形成在所述第二氮化物半导体层上方；第四氮化物半导体层，形成在所述第三氮化物半导体层上方；沟槽，在穿过所述第四氮化物半导体层的同时延伸到所述第三氮化物半导体层的中部；栅极电极，布置在所述沟槽中，在所述栅极电极和所述沟槽之间具有栅极绝缘膜；第一电极和第二电极，形成在所述栅极电极的两侧上的所述第四氮化物半导体层上；和耦合电极，电耦合到所述第一氮化物半导体层，其中所述第二氮化物半导体层的电子亲和力等于或大于所述第一氮化物半导体层的电子亲和力，其中所述第三氮化物半导体层的电子亲和力等于或大于所述第一氮化物半导体层的电子亲和力，其中所述第四氮化物半导体层的电子亲和力小于所述第一氮化物半导体层的电子亲和力，其中所述耦合电极与所述第一电极电隔离，并且其中施加到所述耦合电极的电压与施加到所述第一电极的电压不同。2.根据权利要求1所述的半导体器件，其中所述耦合电极耦合到外部电源。3.根据权利要求2所述的半导体器件，其中施加到所述第一电极的电压是接地电压。4.根据权利要求3所述的半导体器件，其中施加到所述耦合电极的电压低于所述施加到所述第一电极的电压。5.根据权利要求1所述的半导体器件，其中所述第一氮化物半导体层包含p型杂质。6.根据权利要求1所述的半导体器件，其中所述衬底包括选自Si、SiC、蓝宝石和GaN的材料。7.根据权利要求1所述的半导体器件，还包括缓冲层，所述缓冲层包括在所述衬底和所述第一氮化物半导体层之间的氮化物半导体。8.根据权利要求7所述的半导体器件，还包括成核层，所述成核层包括在所述衬底和所述缓冲层之间的氮化物半导体。9.根据权利要求1所述的半导体器件，其中所述耦合电极通过元件隔离区域与所述第一电极电隔离。10.根据权利要求9所述的半导体器件，其中所述耦合电极布置在通孔内，所述通孔在穿过所述元件隔离区域的同时延伸到所述第一氮化物半导体层。11.根据权利要求9所述的半导体器件，其中所述耦合电极布置在通孔内，所述通孔在穿过所述第二氮化物半导...

【专利技术属性】
技术研发人员：宫本广信，中山达峰，壶井笃司，冈本康宏，川口宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP