一种MOSFET芯片的版图结构及MOSFET芯片制造技术

本发明专利技术涉及半导体技术领域，尤其涉及一种MOSFET芯片的版图结构及MOSFET芯片，应用于一MOSFET芯片；MOSFET芯片包括终端区，第一数量的隔离环组以及第一数量的有源区，每个有源区包括栅极金属；每个隔离环组分别围绕对应的有源区设置，用于将对应的有源区与终端区相隔离；每个隔离环组包括内外间隔围绕的第二数量的隔离环；版图结构包括：一焊盘，设置于终端区；第一连线，横跨每个有源区，并将每个有源区的栅极金属并联；第一连线还与焊盘连接能够在芯片面积不变的情况下提高有源区的面积，进而增加元胞结构的数量，降低源漏导通电阻。

【技术实现步骤摘要】
一种MOSFET芯片的版图结构及MOSFET芯片
本专利技术涉及半导体
，尤其涉及一种MOSFET芯片的版图结构及MOSFET芯片。
技术介绍
集成电路版图是集成电路设计与生产工艺之间的中间环节。通过集成电路版图设计，可以将立体的半导体器件变成为二维的平面图形，在经过工艺加工还原为基于硅材料的立体结构。集成电路版图设计是集成电路设计中最底层的物理设计成果，该物理设计通过布图，布线技术将逻辑综合的成果---门极的网表转化成物理版图文件，这个文件包含了各个功能模块在芯片上的形状、面积和位置信息。版图设计必须遵守制造工艺、时序、面积、功耗的约束。对于功率MOSFET(金属氧化物半导体场效应晶体管Metal-Oxide-SemiconductorFieldEffectTransistor，简称MOSFET)来说，有两项参数最为重要，一项是通态时的源漏电阻，另一项是栅极电荷。为了提高功率MOSFET的性能，需要尽量降低通态时的源漏电阻。沟槽电阻是通态时的源漏电阻的重要组成部分。沟道电阻，即栅极下面沟道的电阻。当前功率MOSFET一个重要的趋势就是把单个原胞的面积愈做愈小，原胞密度的减小就是为了通态电阻通态时的源漏电阻。为进一步增加原胞密度，开发出挖槽工艺，通常称为沟槽MOSFET。沟槽结构的沟道是纵向的，所以其占有面积比横向沟道小，从而可进一步增加元胞密度。随着设计和工艺的进步，对MOSFET芯片的要求越来越高，如何进一步合理安排MOSFET版图布局，使有源区面积占芯片总面积的比例最大化，以设计更多的原胞结构，进一步降低源漏导通电阻成为版图工程师急需解决的问题。
技术实现思路
针对上述问题，本专利技术提出了一种MOSFET芯片的版图结构，应用于一MOSFET芯片；所述MOSFET芯片包括终端区，第一数量的隔离环组以及所述第一数量的有源区，每个所述有源区包括栅极金属；每个所述隔离环组分别围绕对应的所述有源区设置，用于将对应的所述有源区与所述终端区相隔离；每个所述隔离环组包括内外间隔围绕的第二数量的隔离环；其中，所述版图结构包括：一焊盘，设置于所述终端区；第一连线，横跨每个所述有源区，并将每个所述有源区的所述栅极金属并联；所述第一连线还与所述焊盘连接。上述的版图结构，其中，所述隔离环组中的每个所述隔离环均为矩形，且所述矩形的每个角均为倒角。上述的版图结构，其中，所述第一数量为2个。上述的版图结构，其中，所述焊盘设置于所述终端区中，且位于2个所述隔离环组中最外围的所述隔离环的所述倒角与所述MOSFET芯片的边缘围成的区域内。上述的版图结构，其中，所述第一连线布设于所述有源区的对称轴上。上述的版图结构，其中，每个所述隔离环均为矩形，且所述矩形的每个角均为圆角。上述的版图结构，其中，所述第一连线通过设置在所述终端区的边缘的第二连线连接所述焊盘。上述的版图结构，其中，所述第二数量为2个。一种MOSFET芯片，其中，应用如上任一所述的版图结构。上述的MOSFET芯片，其中，所述MOSFET芯片包括沟槽式的MOSFET器件结构。有益效果：本专利技术提出的MOSFET芯片的版图结构能够在芯片面积不变的情况下提高有源区的面积，进而增加元胞结构的数量，降低源漏导通电阻。附图说明图1为本专利技术一实施例中MOSFET芯片的版图结构俯视图；图2为本专利技术一实施例中MOSFET芯片的器件结构的示意图。具体实施方式下面结合附图和实施例对本专利技术进行进一步说明。在一个较佳的实施例中，如图1和2所示，提出了一种MOSFET芯片的版图结构，应用于一MOSFET芯片1；MOSFET芯片1包括终端区2，第一数量的隔离环组以及第一数量的有源区4，每个有源区4包括栅极金属10；每个隔离环组分别围绕对应的有源区4设置，用于将对应的有源区4与终端区2相隔离；每个隔离环组包括内外间隔围绕的第二数量的隔离环3；其中版图结构包括：每个第一连线结构对应一个组，可以包括：一焊盘51，设置于终端区2；第一连线52，横跨每个有源区4，并将每个有源区4的栅极金属10并联；第一连线52还与焊盘51连接。上述技术方案中，由于第一连线52横跨对应的组中的每个有源区4，能够在处于边缘内的终端区2中节省出一定的空间，从而能够获得更大的有源区4面积；需要强调的是，本专利技术中每个有源区4的范围应包括器件结构的源端、漏端以及栅极结构所在的区域，第一连线52横跨每个有源区4将每个有源区4的栅极金属10并联；本专利技术中各结构与区域的纵向位置关系可以是接触或非接触或被包含的，例如焊盘51在终端区2内，则焊盘51可以是在终端区2的结构内，或在终端区2的结构的上方(接触或非接触)。在一个较佳的实施例中，隔离环组中的每个隔离环3均为矩形，且矩形的每个角均为倒角。上述技术方案中，矩形仅为一种优选的情况，也可以选择其他对称或非对称的形状，但是优选地应保证有源区4的面积尽量大。上述实施例中，优选地，第一数量为2个，即有源区4的数量为2个，以及隔离环组的数量为2个，但这只是一种优选的情况，有源区4的数量也可以大于2个，例如为3个或4个，对应的隔离环组的数量与有源区4的数量相同。上述实施例中，优选地，焊盘51设置于终端区中，且位于2个隔离环组中最外围的隔离环3的倒角与MOSFET芯片的边缘围成的区域内。上述技术方案中，最外围的隔离环3的倒角处为焊盘51留出了足够的空间，同时对有源区4的面积不会产生太大的影响。上述实施例中，优选地，第一连线52布设于有源区4的对称轴上。在一个较佳的实施例中，每个隔离环均为矩形，且矩形的每个角均为圆角。在一个较佳的实施例中，第一连线52通过设置在终端区2的边缘的第二连线53连接焊盘51。上述技术方案中，第二连线53可以分为多段，并且布设在芯片边缘的终端区2中。在一个较佳的实施例中，第二数量为2个，即每个隔离环组中的隔离环的数量为2个，但这只是一种优选的情况，其他数量的情况也应视为包含在本专利技术中。实施例二在一个较佳的实施例中，还提出了一种MOSFET芯片，应用如上任一的版图结构。如图2所示，上述实施例中，优选地，MOSFET芯片包括沟槽式的MOSFET器件结构。通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本专利技术精神，还可作其他的转换。尽管上述专利技术提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本专利技术的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本专利技术的意图和范围内。本文档来自技高网...

【技术保护点】
一种MOSFET芯片的版图结构，应用于一MOSFET芯片；所述MOSFET芯片包括终端区，第一数量的隔离环组以及所述第一数量的有源区，每个所述有源区包括栅极金属；每个所述隔离环组分别围绕对应的所述有源区设置，用于将对应的所述有源区与所述终端区相隔离；每个所述隔离环组包括内外间隔围绕的第二数量的隔离环；其特征在于，所述版图结构包括：一焊盘，设置于所述终端区；第一连线，横跨每个所述有源区，并将每个所述有源区的所述栅极金属并联；所述第一连线还与所述焊盘连接。

【技术特征摘要】
1.一种MOSFET芯片的版图结构，应用于一MOSFET芯片；所述MOSFET芯片包括终端区，第一数量的隔离环组以及所述第一数量的有源区，每个所述有源区包括栅极金属；每个所述隔离环组分别围绕对应的所述有源区设置，用于将对应的所述有源区与所述终端区相隔离；每个所述隔离环组包括内外间隔围绕的第二数量的隔离环；其特征在于，所述版图结构包括：一焊盘，设置于所述终端区；第一连线，横跨每个所述有源区，并将每个所述有源区的所述栅极金属并联；所述第一连线还与所述焊盘连接。2.根据权利要求1所述的版图结构，其特征在于，所述隔离环组中的每个所述隔离环均为矩形，且所述矩形的每个角均为倒角。3.根据权利要求2所述的版图结构，其特征在于，所述第一数量为2个。4.根据权利要求3所述的版图结构，其...

【专利技术属性】
技术研发人员：俞峥，陈敏，欧新华，袁琼，符志岗，刘宗金，
申请(专利权)人：上海芯导电子科技有限公司，
类型：发明
国别省市：上海,31