用于减少针对块可擦除非易失性存储器的读取延时的方法和装置制造方法及图纸

所提供的是用于执行关于非易失性存储器的块擦除操作的装置、存储器控制器和方法。生成用以执行块擦除操作的部分的命令。在实施命令之后执行至少一个读取或写入操作。响应于确定在执行所述至少一个读取或写入操作之后块擦除操作并未完成而实施命令的附加实例。

Method and device for reducing read delay for block erasable nonvolatile memory

A device, a memory controller, and a method for executing block erasure operations on nonvolatile memory are provided. A command that is generated to perform the part of the block erasure operation. At least one read or write operation is executed after the execution of the command. An additional instance of the execution of the command in response to determining that the block erasure operation is not completed after the execution of at least one read or write operation.

【技术实现步骤摘要】
【国外来华专利技术】用于减少针对块可擦除非易失性存储器的读取延时的方法和装置
本文所描述的实施例一般地涉及用于减少针对块可擦除非易失性存储器的读取延时的方法和装置。
技术介绍
固态驱动器（SSD）的重要优点是其在处理读取和写入操作方面优于磁性硬盘驱动器的性能的低最大延时。然而，SSD可以实现改进数据完整性的后台操作，其触发对SSD中的非易失性存储器的写入和擦除操作。这些后台擦除和写入操作可以增加延时，尤其是在以读取为中心的工作负荷中。特别地，在只读工作负荷期间，主机可以经历从对块可擦除非易失性存储器（例如NAND）的写入操作和擦除操作二者显露的延时。最大NAND组件写入和擦除延时是最大读取延时的多于一个数量级，并且擦除延时是写入延时的若干倍。因此，在SSD中的命令队列中跟随擦除命令的读取命令可能经历等待擦除操作完成的延时中的相当大的增加。另外，最大读取和擦除延时之间的增量经过NAND组件世代持续增加。例如，在其中NAND命令按序排队的简单系统中，如果主机读取以其中已经开始块擦除操作的NAND组件为目标，则主机将经历等于NAND读取命令加上NAND擦除命令的延时的读取命令延时。例如，具有大约100微秒（μ本文档来自技高网...

【技术保护点】
一种装置，包括：非易失性存储器；以及当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例以执行块擦除操作的附加部分。

【技术特征摘要】
【国外来华专利技术】2015.06.26 US 14/7528171.一种装置，包括：非易失性存储器；以及当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例以执行块擦除操作的附加部分。2.权利要求1所述的装置，其中生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到擦除操作完成。3.权利要求2所述的装置，其中交错包括在多个读取和写入操作之间生成命令。4.权利要求3所述的装置，其中交错包括在执行预定数目的写入操作之后生成命令。5.权利要求3所述的装置，其中块擦除操作关于页块来执行，并且一个写入操作关于页来执行，其中交错包括在实施命令之前限制写入操作的数目使得不迟于页块被写入时块被成功擦除。6.权利要求5所述的装置，其中交错包括继续执行读取操作而不生成命令，其中仅若干写入操作而没有读取操作的执行导致命令被生成。7.权利要求1-6中的任何一项中所述的装置，其中实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的非易失性存储器的单元施加电压脉冲，并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。8.权利要求1-7中的任何一项中所述的装置，其中在多个存储器管芯中实现非易失性存储器，并且其中存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部。9.权利要求1-8中的任何一项中所述的装置，其中在多个存储器管芯中实现非易失性存储器，并且其中存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中具有单元的存储器管芯上的组件逻辑实施命令，其中执行所述至少一个读取和操作以及确定块擦除操作是否完成由所述组件逻辑来执行。10.权利要求9所述的装置，其中操作还包括：通过控制器向组件逻辑传送用以执行块擦除操作的命令的数目；由组件逻辑响应于由控制器传送的数目而执行所述数目的命令；由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作未完成而向控制器返回块擦除操作的失败；以及由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作完成而向控制器返回块擦除操作的通过。11.一种耦合到非易失性存储器的存储器控制器，包括：当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例。12.权利要求11所述的存储器控制器，其中生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。13.权利要求12所述的存储器控制器，其中交错包括在多个读取和写入操作之间生成命令。14.权利要求11-13中的任何一项所述的存储器控制器，其中实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的非易失性...

【专利技术属性】
技术研发人员：DJ佩尔斯特，YB沃克绍尔，郭炘，PD鲁比，JR达亚卡普，JF多勒，RE弗里基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US