闪存单元、闪存单元的编程方法及闪存单元的擦除方法技术

本发明专利技术提供了一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法，所述闪存单元包括形成有N阱的P型衬底和所述N阱上的栅极结构，所述栅极结构包括第一存储位和第二存储位，所述第一存储位和所述第二存储位共享一个字线栅。通过对闪存单元的控制栅、位线、字线栅、N阱进行电压配置，从而达到编程的操作。通过在字线栅上施加正电压，在两个存储位的控制栅上施加负电压，快速擦除信息，所述字线栅的结构产生增强型电子隧穿效应，使用较低的电压就可实现快速擦除的目的。

Flash memory unit, programming method of flash memory unit and erasing method of flash memory unit

The present invention provides a method of programming a flash erase unit, flash memory unit and flash unit, the flash memory unit includes forming a gate structure of P type substrate N well and the N well, the gate structure includes a first storage and second storage, the first storage position and the second bit memory sharing a word line gate. The operation of the program is realized by configuring the voltage of the control grid, bit line, word line grid and N trap of the flash memory unit. A positive voltage is applied through the word line gate, a negative voltage is applied in the control gate two bit storage, fast erasing information, the word line gate have enhanced electron tunneling effect, the use of low voltage can quickly erase the purpose.

【技术实现步骤摘要】
闪存单元、闪存单元的编程方法及闪存单元的擦除方法
本专利技术涉及半导体制造领域，尤其涉及一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法。
技术介绍
闪存(Flash)是一种非易失性存储器，其特点是在断电后仍可保存存储的数据，闪存包括多个闪存单元，现有的对闪存单元的编程大多采用沟道热电子注入方式(ChannelHotElectronInjection，CHEI)，在所述栅极和所述漏极施加高电压以产生热电子，由于热电子注入本身的物理特性，其耗电大，载流子注入效率低。为了提高载流子注入效率，现有的N型沟道闪存器件采用了分栅结构的源端热电子注入方法(Source-sideChannelHotElectron，SSCHE)进行编程。但是现有的N型沟道闪存器件为了形成热电子其沟道长度就不可能他太短，与当今市场对不断缩小的器件尺寸需求相悖。
技术实现思路
本专利技术的目的在于提供一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法，以实现提高读取速度、降低功耗、增加存储的状态和减小擦除电压的目的。为了达到上述目的，本专利技术提供了一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法；所述闪存单元本文档来自技高网...

【技术保护点】
一种闪存单元，其特征在于，所述闪存单元包括：P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位包括第一控制栅和第一浮栅，所述第二存储位包括第二控制栅和第二浮栅；所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间。

【技术特征摘要】
1.一种闪存单元，其特征在于，所述闪存单元包括：P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位包括第一控制栅和第一浮栅，所述第二存储位包括第二控制栅和第二浮栅；所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间。2.如权利要求1所述的闪存单元，其特征在于，所述第一浮栅位于所述第一控制栅和所述N阱之间，所述第二浮栅位于所述第二控制栅和所述N阱之间。3.如权利要求1所述的闪存单元，其特征在于，所述第一存储位和所述第二存储位对称分布于所述字线栅两侧。4.如权利要求1所述的闪存单元，其特征在于，所述第一控制栅和所述第二控制栅对称分布于所述字线栅两侧。5.如权利要求1所述的闪存单元，其特征在于，所述第一浮栅和所述第二浮栅对称分布于所述字线栅两侧。6.如权利要求1所述的闪存单元，其特征在于，所述源极和所述漏极关于所述栅极结构的中心对称。7.一种如权利要求1～6中任一项所述的闪存单元的编程方法，其特征在于，所述闪存单元的编程方法包括：对所述第一存储位编程时，在所述第一控制栅上施加第一电压，在所述第二控制栅...

【专利技术属性】
技术研发人员：徐涛，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31