扇出型叠层封装结构制造技术

本实用新型专利技术提供一种扇出型叠层封装结构，包括重新布线层；连接焊球，位于所述重新布线层的上表面，且与所述重新布线层电连接；第一半导体芯片，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片塑封，所述塑封层的上表面不高于所述连接焊球的上表面；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。本实用新型专利技术使用连接焊球作为塑封层内连接重新布线层的连接柱，连接焊球可以采用工艺比较成熟的植球工艺直接形成，工艺简单、成本较低。

Fan out stack structure

The utility model provides a fanout stacked package structure, including the re wiring layer; solder ball connections in the re wiring upper surface layer, and the re wiring layer is electrically connected; a first semiconductor chip is positioned on the upper surface layer re wiring, and the re wiring layer connection; plastic layer, fill the gap between the solder ball connected with the first semiconductor chip, and connected with the solder ball and the first semiconductor chip package, on the surface of the plastic layer on the surface is higher than that of the solder ball connections; solder bump in the re wiring under the surface layer, and the re wiring layer is electrically connected. The connecting ball is used as the connecting post for connecting the rewiring layer in the plastic sealing layer, and the connection ball can be directly formed by the relatively mature ball planting process, with simple process and low cost.

【技术实现步骤摘要】
扇出型叠层封装结构
本技术涉及半导体封装
，特别是涉及一种扇出型叠层封装结构。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成剥离层；在剥离层上光刻、电镀出重新布线层(RedistributionLayers，RDL)；采用芯片键合工艺将芯片安装到重新布线层上，并于所述重新布线层上形成金属连接柱；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和剥离层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块。然而，在现有的工艺中，金属连接柱采用电镀工艺、打线工艺等形成，工艺比较复杂，成本较高。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种扇出型叠层封装结构，用于解决现有技术中的扇出型叠层封装结构存在的工艺复杂、成本较高的问题。为实现上述目的及其他相关目的，本技术提供一种扇出型叠层封装结构的制备方法，所述扇出型叠层封装结构的制备方法包括如下步骤：1)提供一载体；2)于所述载体的上表面形成重新布线层；3)于所述重新布线层的上表面形成连接焊球，所述连接焊球与所述重新布线层电连接；4)于所述重新布线层的上表面形成第一半导体芯片，所述第一半导体芯片与所述重新布线层电连接；所述第一半导体芯片的上表面低于所述连接焊球的上表面；5)于所述重新布线层的上表面形成塑封层，所述塑封层填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片塑封；所述塑封层的上表面不高于所述连接焊球的上表面；6)去除所述载体；7)于所述重新布线层的下表面形成焊料凸块，所述焊料凸块与所述重新布线层电连接。优选地，步骤1)与步骤2)之间还包括于所述载体的上表面形成剥离层的步骤；步骤2)中，所述重新布线层形成于所述剥离层的上表面。优选地，步骤2)包括如下步骤：2-1)于所述载体的上表面形成金属线层；2-2)于所述载体的上表面形成电介质层，所述电介质将所述金属线层包裹，且所述电介质层的上表面与所述金属线层的上表面相平齐。优选地，步骤2)包括如下步骤：2-1)于所述载体的上表面形成第一层金属线层；2-2)于所述载体的上表面形成电介质层，所述电介质将第一层所述金属线层封裹，且所述电介质层的上表面高于所述金属线层的上表面；2-3)于所述电介质层内形成若干层与第一层所述金属线层电连接的间隔堆叠排布的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。优选地，步骤3)中，采用植球工艺于所述重新布线层的上表面形成所述连接焊球。优选地，步骤5)中，采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺于所述重新布线层的上表面形成所述塑封层。优选地，步骤5)中，依据所述连接焊球的高度形成所述塑封层。优选地，步骤5)包括如下步骤：5-1)于所述重新布线层的上表面形成塑封层，所述塑封层填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片完全封裹塑封；5-2)去除部分所述塑封层及部分所述连接焊球，使得所述连接焊球的上表面与所述塑封层的上表面相平齐。优选地，步骤7)中，于所述重新布线层的下表面形成焊料凸块包括如下步骤：7-1)于所述重新布线层的上表面形成金属柱；7-2)于所述金属柱的上表面形成焊球。优选地，步骤7)之后，还包括于所述塑封层的上表面键合第二半导体芯片的步骤，所述第二半导体芯片与所述连接焊球电连接。本技术还提供一种扇出型叠层封装结构，所述扇出型叠层封装结构包括：重新布线层；连接焊球，位于所述重新布线层的上表面，且与所述重新布线层电连接；第一半导体芯片，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片塑封，所述塑封层的上表面不高于所述连接焊球的上表面；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。优选地，所述重新布线层包括：电介质层；金属线层，位于所述电介质层内，且所述金属线层的上表面与所述电介质层的上表面相平齐，所述金属线层的下表面与所述电介质层的下表面相平齐。优选地，所述重新布线层包括：电介质层；金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。优选地，所述塑封层的上表面与所述连接焊球的上表面相平齐。优选地，所述塑封层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。优选地，所述焊球凸块包括：金属柱，位于所述重新布线层的下表面，且与所述重新布线层电连接；焊球，位于所述金属柱的下表面。优选地，所述焊料凸块为焊球。优选地，所述扇出型叠层封装结构还包括第二半导体芯片，所述第二半导体芯片位于所述塑封层的上表面，且与所述连接焊球电连接。如上所述，本技术的扇出型叠层封装结构，具有以下有益效果：本技术使用连接焊球作为塑封层内连接重新布线层的连接柱，连接焊球可以采用工艺比较成熟的植球工艺直接形成，工艺简单、成本较低。附图说明图1显示为本技术实施例一中提供的扇出型系统级封装结构的制备方法的流程图。图2至图11显示为本技术实施例一中提供的扇出型系统级封装结构的制备方法的中的各步骤对应的结构示意图。元件标号说明1载体11剥离层2重新布线层21金属线层22电介质层3连接焊球4第一半导体芯片41焊料微凸块5塑封层6焊料凸块61金属柱62焊球7第二半导体芯片具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例一请参本文档来自技高网...

【技术保护点】
一种扇出型叠层封装结构，其特征在于，所述扇出型叠层封装结构包括：重新布线层；连接焊球，位于所述重新布线层的上表面，且与所述重新布线层电连接；第一半导体芯片，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片塑封，所述塑封层的上表面不高于所述连接焊球的上表面；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。

【技术特征摘要】
1.一种扇出型叠层封装结构，其特征在于，所述扇出型叠层封装结构包括：重新布线层；连接焊球，位于所述重新布线层的上表面，且与所述重新布线层电连接；第一半导体芯片，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述连接焊球与所述第一半导体芯片之间的间隙，并将所述连接焊球及所述第一半导体芯片塑封，所述塑封层的上表面不高于所述连接焊球的上表面；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。2.根据权利要求1所述的扇出型叠层封装结构，其特征在于，所述重新布线层包括：电介质层；金属线层，位于所述电介质层内，且所述金属线层的上表面与所述电介质层的上表面相平齐，所述金属线层的下表面与所述电介质层的下表面相平齐。3.根据权利要求1所述的扇出型叠层封装结构，其特征在于，所述重新布线层包括：电介质层；金属叠层结构，位于所述电介质层内；所述金属叠层结构...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：新型
国别省市：江苏,32