半导体装置及其形成方法制造方法及图纸

本发明专利技术公开一种半导体装置以及形成半导体装置的形成方法，该半导体装置包含第一及第二掺杂阱、源极区、漏极区、二栅极结构以及掺杂区。第一掺杂阱，是设置在一基底内且具有第一导电型式，而源极区则是设置在第一掺杂阱内。第二掺杂阱是设置在该基底内且邻接第一掺杂阱，第二掺杂阱具有第二导电型式，而漏极区则是设置在第二掺杂阱内。二栅极结构是设置在该基底上并位于源极区与漏极区之间。掺杂区具有第一导电型式，并且其是设置在第二掺杂阱内并位于二栅极结构之间。

Semiconductor device and its formation method

The invention discloses a semiconductor device and a forming method for forming the semiconductor device. The semiconductor device comprises the first and the two doping wells, the source pole area, the drain region, the two gate structure and the doping area. The first doping trap is set in a base and has a first conductive type, while the source region is set in the first doping trap. The second doping well is located in the substrate and adjacent to the first doping well, and the second doping well has second conductive modes, while the drain region is located in the second doped trap. The two gate structure is arranged on the substrate and located between the source and the drain areas. The doping area has a first conductive type, and is set in the second doped trap and located between the two gate structures.

【技术实现步骤摘要】
半导体装置及其形成方法
本专利技术涉及一种具有金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管的半导体装置及其形成方法，尤其是涉及一种具有横向扩散金属氧化物半导体(lateraldiffusedmetal-oxidesemiconductor,LDMOS)晶体管的半导体装置及其形成方法。
技术介绍
由于在加入适当偏压的情形下，金属氧化物半导体晶体管可以视为电路中一种固态的开关(switch)，用来控制电流的导通，因此耗电量较少且适合高集成度(integration)半导体的金属氧化物半导体晶体管，已广泛地被应用在半导体工业中。而对于需承受高电压的电路，例如位于电路输入/输出端(input/output)的元件，一般多使用横向扩散金属氧化物半导体晶体管以承受较高的电压值，以避免其他核心区域因无法承受高电压而导致电性击穿(breakdown)进而造成短路。随着集成电路的发展日趋精密与复杂，如何精确地控制高压元件横向扩散金属氧化物半导体晶体管及其制作工艺，是目前集成电路制作工艺中重要的课题。
技术实现思路
本专利技术的目的在于提供一种半导体装置及其形成方法，该本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包含：第一掺杂阱，设置在一基底内且具有第一导电型式；源极区，设置在该第一掺杂阱内；第二掺杂阱，设置在该基底内且邻接该第一掺杂阱，该第二掺杂阱具有第二导电型式；漏极区，设置在该第二掺杂阱内；二栅极结构，设置在该基底上并位于该源极区与该漏极区之间；以及至少一掺杂区，设置在该第二掺杂阱内并位于该二栅极结构之间，该掺杂区具有该第一导电型式。

【技术特征摘要】
1.一种半导体装置，其特征在于包含：第一掺杂阱，设置在一基底内且具有第一导电型式；源极区，设置在该第一掺杂阱内；第二掺杂阱，设置在该基底内且邻接该第一掺杂阱，该第二掺杂阱具有第二导电型式；漏极区，设置在该第二掺杂阱内；二栅极结构，设置在该基底上并位于该源极区与该漏极区之间；以及至少一掺杂区，设置在该第二掺杂阱内并位于该二栅极结构之间，该掺杂区具有该第一导电型式。2.依据权利要求1所述的半导体装置，其特征在于，该二栅极结构包含第一栅极结构，该第一栅极结构设置在该第一掺杂阱与该第二掺杂阱的交界上。3.依据权利要求1所述的半导体装置，其特征在于，该二栅极结构包含第二栅极结构，该第二栅极结构设置在该第二掺杂阱上。4.依据权利要求3所述的半导体装置，其特征在于还包含：介电层，该介电层覆盖该第二栅极结构。5.依据权利要求1所述的半导体装置，其特征在于包含多个该掺杂区，该些掺杂区是分隔地设置在该二栅极结构之间。6.依据权利要求1所述的半导体装置，其特征在于还包含：至少一浅沟槽隔离，设置在该第二掺杂阱内并位于该二栅极结构之间。7.依据权利要求6所述的半导体装置，其特征在于该浅沟槽隔离被该掺杂区环绕于该第二掺杂阱内。8.依据权利要求6所述的半导体装置，其特征在于包含多个浅沟槽隔离，该些浅沟槽隔离设置在该二栅极结构之间并且被该掺杂区环绕。9.依据权利要求6所述的半导体装置，其特征在于包含多个浅沟槽隔离，该些浅沟槽隔离设置在该二栅极结构之间并且被多个该掺杂区分别环绕。10.依据权利要求1所述的半导体装置，其特征在于该掺杂区包含一外延结构。11.依据权利要求10所述的半导体装置，其特征在于该掺杂区具有一顶表面，该顶...

【专利技术属性】
技术研发人员：李志成，黄昱豪，李凯霖，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71