非易失性半导体存储装置制造方法及图纸

本发明专利技术的非易失性半导体存储装置(10)包括：存储器阵列(20)，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的存储元件；模式选择部(30)，选择RAM模式与快闪模式中的任一个，所述RAM模式是根据写入数据而使存储元件的数据能够覆写的模式，所述快闪模式是当写入数据为第1值时使存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由动作模式选择部(30)所选择的RAM模式或快闪模式来对选择存储元件进行写入数据的写入。因此能够对其他种类的半导体存储装置的规格或写入获得兼容性。

【技术实现步骤摘要】
非易失性半导体存储装置
本专利技术涉及一种非易失性半导体存储装置，尤其涉及包含利用可变电阻元件的存储器阵列(memoryarray)的半导体存储装置的写入控制。
技术介绍
作为取代快闪存储器的非易失性存储器，利用可变电阻元件的电阻变化型存储器正受到瞩目。电阻变化型存储器存在下述优点：由于能够用电压来重写数据(电流为微量)，因而功耗小。图1是表示以往的电阻变化型存储器的存储器阵列的典型结构的电路图。一个存储胞元单元(memorycellunit)包含可变电阻元件和与其串联连接的存取用晶体管。在对胞元单元M11进行写入时，通过字线WL1使晶体管导通，对位线BL1、源极线SL1施加设置或重置电压。由此，可变电阻元件受到设置或重置。在进行读出情况下，通过字线WL1而使晶体管导通，对位线BL1、源极线SL1施加用于读出电压。电阻变化型存储器具备低功耗、高密度化、高速动作等优点。而目前用户(user)对于电阻变化型存储器要求与快闪存储器具有兼容性的规格。在快闪存储器与电阻变化型存储器中，输入数据“1”的处理不同，故存在下述问题，即：外部主机或用户无法以相同规格来处理快闪存储器与电阻变化型存储器。本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，包括：存储器阵列，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的所述存储元件；动作模式选择部件，能够选择第1动作模式与第2动作模式中的任一个，所述第1动作模式是根据写入数据而使所述存储元件的数据能够覆写的模式，所述第2动作模式是当所述写入数据为第1值时使所述存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由所述动作模式选择部件所选择的所述第1动作模式或所述第2动作模式，对由所述选择部件所选择的所述存储元件进行所述写入数据的写入。

【技术特征摘要】
2016.07.05 JP 2016-1331521.一种非易失性半导体存储装置，其特征在于，包括：存储器阵列，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的所述存储元件；动作模式选择部件，能够选择第1动作模式与第2动作模式中的任一个，所述第1动作模式是根据写入数据而使所述存储元件的数据能够覆写的模式，所述第2动作模式是当所述写入数据为第1值时使所述存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由所述动作模式选择部件所选择的所述第1动作模式或所述第2动作模式，对由所述选择部件所选择的所述存储元件进行所述写入数据的写入。2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，在所述第1动作模式下，当所述写入数据为“0”时，所述存储元件的数据被重写为“0”，当所述写入数据为“1”时，所述存储元件的数据被重写为“1”，在所述第2动作模式下，当所述写入数据为“0”时，所述存储元件的数据被重写为“0”，当所述写入数据为“1”时，禁止所述存储元件的数据重写。3.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，所述写入控制部件在选择了所述第2动作模式时，求出所述写入数据与从被选择的所述存储元件读出的数据的逻辑与，并将求出的所述逻辑与的数据写入至被选择的所述存储元件。4.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，所述写入控制部件包括：数据保持部件，保持所述写入数据；以及数据设置部件，将由所述数据保持部件所保持的所述写入数据设置于锁存电路，所述数据设置部件在选择了所述第2动作模式时，对由所述数据保持部件所保持的所述写入数据进行转换，并将经转换的所述写入数据设置于所述锁存电路，所述写入控制部件基于对所述锁存电路设置的所述写入数据来对选择存储元件进行写入。5.根据权利要求4所述的非易失性半导体存储装置，其特征在于，所述数据保持部件能够保持n位的数据，所述数据设置部件将所述数据保持部件...

【专利技术属性】
技术研发人员：妹尾真言，林小峰，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71