高速串行接口的高速数据采集系统技术方案

本实用新型专利技术涉及一种高速串行接口的高速数据采集系统，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成。以高速ADC芯片作为转换器解决了解决TDC动态范围窄，测量大的离子电流发生偏移及叠加次数多且当每次瞬态产生多种质量的离子时，系统的动态范围受到严重制约等问题，以及解决了传统ADC采样LVDS接口进行数据传输时，速率低且系统存储能力差等问题。该系统都是高速串行接口，高速ADC转换芯片的数据输出接口为专用高速串行接口JESD204B，FPGA内部嵌入GTX高速串行收发器模块，采用PCIE×8总线通信方式与上位机进行高速传输。采样率高，数据传输率高，数据存储能力强。适合用于飞行时间二次离子质谱仪。

【技术实现步骤摘要】
高速串行接口的高速数据采集系统
本技术涉及一种离子质谱仪高速数据采集系统，尤其是适用于飞行时间二次离子质谱仪的高速串行接口的高速数据采集系统
技术介绍
飞行时间二次离子质谱仪TOF-SIMS(Timeoffly-secondaryionmassspectrometry)。飞行时间二次离子质谱仪通常由进样系统、离子源、一次离子光学系统、二次离子传输系统、飞行时间质量分析器、离子检测器以及数据采集系统组成。因为飞行时间离子质谱仪要实现较大的测量动态范围和较强的分辨能力，而这些性能指标都要依靠数据采集系统来体现，所以数据采集装置对于整个仪器来说至关重要。现有的离子质谱仪数据采集系统，在数据传输方面一般应用的是LVDS(低电压差分信号)接口，但是使用LVDS接口会有一定的缺点，首先，如果ADC的通道数很多，ADC与FPGA之间的布线将会非常密集，且需要各通道的布线长度相同，如果布线长度不同，会使数据质量变差，其次，LVDS需要大量的管脚数目，会增加布板的成本，而LVDS最大的缺点就是数据传输速率较慢，目前市场上提供的最大LVDS数据速率为0.8至1Gbps，很难满足转换器的带宽要求。CN204886928U公开了“基于PCIE总线的微小时间间隔数据采集系统”,该技术提供了一种基于PCIE总线的微小时间间隔数据采集系统，该装置的转换器应用的是专用TDC-GPX时间间隔测量芯片，此芯片相对于专用高速ADC芯片来讲采样率低而且与高ADC相比片，TDC系统动态范围窄，测量大的离子电流发生偏移及叠加次数多，且TDC能记录离子到达时间，但不能记录到达离子的数目，这在离子种类不多时还可以接受，但当每次瞬态产生多种质量的离子时，系统的动态范围受到严重制约。CN101887635A公开了“深水浅层高分辨率多道地震勘探数据传输系统”，解决了多道数、距离不等的数据采集、传输、预处理时，传输系统不稳定、不可靠、不能长时间工作的问题。但是对于数据的传输速度而言，却不能适用于飞行时间二次离子质谱仪，该采集模块在处理器内部大多数应用的是并行传输方式，采样传统的LVDS数据传输方式，使传输速度很难达到Gsps级别，因为飞行时间二次离子质谱仪离子检测器输出的信号速度极快，一般输出时间为ns级别，所以对数据采集系统的采样速率以及传输速率有着极高的要求。现有的高速数据采集系统大多数采用传统的并行传输方式，这会使数据的传输速率低且并行传输方式开发周期长，难以维护，或者使用TDC时间间隔测量芯片作为转换器使采样率下降，测量特别庞大的数据量时TDC时间间隔测量芯片易发生偏移稳定度不高，使系统的动态范围受到严重制约。
技术实现思路
本技术的目的是针对上述现有技术的不足，提供一种适用于飞行时间二次离子质谱仪的高速串行接口的高速数据采集系统。本技术的目的是通过以下技术方案实现的：高速串行接口的高速数据采集系统，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成。数据采集转换单元是由高速ADC芯片分别与信号调理电路、脉冲发生器和高速串行接口连接构成。FPGA控制单元是由高速串行收发器模块Ⅰ经数据缓存模块与高速串行收发器模块Ⅱ连接，ADC控制模块经数据缓存控制模块与数据缓存模块连接，DDR3SODIM控制模块分别与数据缓存控制模块和总线控制模块连接构成。有益效果：高速串行接口的高速数据采集系统，以高速ADC芯片作为转换器解决了解决TDC动态范围窄，测量大的离子电流发生偏移及叠加次数多且当每次瞬态产生多种质量的离子时，系统的动态范围受到严重制约等问题，以及解决了传统ADC采样LVDS接口进行数据传输时，速率低且系统存储能力差等问题。该系统基于高速串行接口的高速数据采集系统，所涉及到的数据传输接口，几乎全部都应用的是高速串行接口，高速ADC转换芯片的数据输出接口为专用高速串行接口JESD204B，FPGA内部嵌入GTX高速串行收发器模块，采用PCIE×8总线通信方式与上位机进行高速传输。整体设计效果开发时间短，采样率高，数据传输率高，数据存储能力强。适合用于飞行时间二次离子质谱仪。附图说明图1为高速串行接口的高速数据采集系统结构框图。图2为高速串行接口的高速数据采集系统数据传输图。图3为附图1中FPGA控制单元内部各控制模块工作框图。图4为高速串行接口的高速数据采集系统流程图。具体实施方式下面结合附图和实施例对本技术作进一步的详细说明：高速串行接口的高速数据采集系统，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成。数据采集转换单元是由高速ADC芯片分别与信号调理电路、脉冲发生器和高速串行接口连接构成。FPGA控制单元是由高速串行收发器模块Ⅰ经数据缓存模块与高速串行收发器模块Ⅱ连接，ADC控制模块经数据缓存控制模块与数据缓存模块连接，DDR3SODIM控制模块分别与数据缓存控制模块和总线控制模块连接构成。由图1可知整个系统大体由四部分组成，数据采集转换单元、FPGA控制单元、PCIE总线通信单元以及数据存储单元，其中数据采集转换单元连接FPGA控制单元、FPGA控制单元连接PCIE总线通信单以及数据存储单元。PCIE总线通信单元连接上位机。信号采集转换单元由高速ADC芯片、信号发生器、信号调理电路、以及脉冲发生器组成。FPGA控制单元由ADC控制模块连接数据缓存控制模块，数据缓存控制模块连接数据缓存模块和DDR3SODIM控制模块，PCIE总线控制模块连接DDR3SODIM控制模块以及GTX高速串行收发器模块连接数据缓存模块构成。PCIE总线通信单元由PCIE总线接口构成。数据存储单元由DDR3SODIM构成。数据的传输过程如图2所示，首先从离子检测器输出的信号经过信号调理电路到达高速ADC芯片，经过转换变成所需的数字信号，由专用高速串行接口到达FPGA内数据缓存模块进行数据缓存。数据经过缓存后到达DDR3SODIM存储器中，然后数据从DDR3SODIM存储器读出再一次经过FPGA内部的数据缓存模块，因为无论是从ADC芯片输出的数据还是从DDR3SODIM存储器读出的数据，由于其传输速率不同必须要进行数据的缓存才能进一步进行数据传输。数据缓存模块内的数据到达PCIE总线接口最后传输到上位机进行数据处理。图3为FPGA控制单元内各控制模块工作的工作过程，ADC控制模块控制ADC芯片与FPGA控制单元的同步以及数据缓存控制模块的工作。ADC控制模块接收到来自ADC芯片的同步信号后，产生触发电平使高速ADC芯片的数据传入到FPGA控制单元中，同时通知数据缓存控制模块开始工作，使数据缓存模块接收数据，当数据缓存模块接收到数据之后，数据缓存控制模块通知DDR3SODIM控制模块工作，使DDR3SODIM接收数据，PCIE总线控制模块控制DDR3SODIM控制模块使DDR3SODIM中的数据传输至PCIE总线接口。图4为高速串行接口的高速数据采集系统流程图，当离子质谱仪高速数据采集系统初始化之后将程序加载至FPGA控制单元，程序解析之后ADC芯片此时开始工作，进行数据转换，若此时ADC芯片产生同步信号，则将数据传入至FPGA本文档来自技高网...

【技术保护点】
一种高速串行接口的高速数据采集系统，其特征在于，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成；所述的数据采集转换单元是由高速ADC芯片分别与信号调理电路和脉冲发生器连接构成；所述的FPGA控制单元是由高速串行收发器模块Ⅰ经数据缓存模块与高速串行收发器模块Ⅱ连接，ADC控制模块经数据缓存控制模块与数据缓存模块连接，DDR3SODIM控制模块分别与数据缓存控制模块和总线控制模块连接构成。

【技术特征摘要】
1.一种高速串行接口的高速数据采集系统，其特征在于，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成；所述的数据采集转换单元是由高速ADC芯片分别与信号调理电路和脉...

【专利技术属性】
技术研发人员：邱春玲，杨佳祥，韩醒之，李腾飞，
申请(专利权)人：吉林大学，
类型：新型
国别省市：吉林,22