功率半导体器件制造技术

描述了功率半导体器件。所述器件包括碳化硅衬底(2)以及具有不大于5μm的厚度tsi的单晶硅层(3)，单晶硅层(3)直接设置在所述衬底上或直接设置在具有不大于100nm的厚度的界面层(22；图2)上的，所述界面层直接设置在所述衬底上。所述器件包括横向晶体管(1)，例如横向扩散金属氧化物半导体(LDMOS)晶体管或横向绝缘栅双极晶体管(LIGBT)，其包括设置在所述单晶硅层中的第一和第二触点(151、152)横向间隔的接触区。

【技术实现步骤摘要】
【国外来华专利技术】功率半导体器件
本专利技术涉及一种功率半导体器件，特别是一种碳化硅上硅(silicon-on-silicon)半导体器件。
技术介绍
能够在恶劣环境和/或高温(例如>300℃)下运行的半导体器件在广泛领域中受到极大关注，包括(但不限于)石油和天然气勘探、航空航天、运输和可再生能源。然而，高温趋于对现有的硅基器件具有不利影响。当环境温度升高到300℃及以上时，p-n结漏电流呈指数增加，并且漂移电阻和沟道电阻线性增加，导致功率损耗增加，并且导致由于自热引起的较大的热失控敏感性。功率半导体器件，例如绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)特别容易受到损害，因为由于导电损耗和开关损耗引起的自热效应可能导致高的结壳(junction-to-case)温度。碳化硅(SiC)半导体器件在高达300℃和300℃以上是稳定的，并且由于碳化硅具有高热导率(硅的热导率的三倍)和极低的本征载流子浓度，而不易于自热。然而，SiC/SiO2界面倾向于经受差的沟道迁移率，这导致非常高的沟道电阻。因此，硅基器件倾向于在低于300℃的温度下的低电压至中等电压应用(即低于600V)中使用。事实上，低电压至中等电压应用最常用于垂直的体硅器件，例如(按照额定电压排序)MOSFET、超结MOSFET和IGBT。已经在具有厚的掩埋氧化物(即二氧化硅)的厚膜绝缘体上硅(SOI)中实现了呈现出高达600V及以上的阻断电压的横向功率MOSFET。这种类型的器件具有这样的优点：其可以在同一衬底上支持电源和逻辑电路，而使用掩埋氧化物来隔离电路的不同部分。然而，这种布置并未被广泛采用，部分上由于较高的加工成本，但主要是因为差的热性能：掩埋氧化物不仅是电绝缘的，而且是隔热的。所以，没有有效地去除由欧姆损耗和器件开关导致的热量。因此，即使在低环境温度下，结壳温度(即有源半导体区和周围环境之间的温度差)也可能超过100℃。然而，在恶劣环境中，环境温度可能超过200℃。尽管已经针对开发硅衬底上三阶(three-step)立方碳化硅(3C-SiC)器件做出相当大的努力，但是相对较少的工作深入研究涉及碳化硅衬底上硅的器件。如以下所描述的，例如F.Udrea等：“Silicon/Oxide/SiliconCarbide(SiOSiC)-ANewApproachtoHigh-Voltage，High-FrequencyIntegratedCircuits”，MaterialsScienceForum，第389-393卷，第1255页(2002)和S.G.Whipple“DemonstrationofHybridSilicon-on-SiliconCarbideWafersandElectricalTestStructureswithImprovedThermalPerformance”，MRSProceedings，第911卷(2006)，已经制造了其中硅结合到氧化的碳化硅衬底上的结构。当器件断开时，引入氧化物层可以有助于减少通过衬底的泄漏，更好地隔离功率器件并且使结合过程更容易。然而，这种途径重新引入自热效应。还研究了异质结构，其中硅与下面的碳化硅衬底直接接触。M.R.Jennings等：“Si/SiCHeterojunctionsManufacturebyDirectWaferBonding”ElectrochemicalandSolidStateLetters，第11卷，第H306-H308页(2008)和A.Pérez-Tomás等：“Si/SiCbondedwafer:AroutetocarbonfreeSiO2onSiC”，AppliedPhysicLetters，第94卷，第103510页(2009)，描述了使用层转移工艺生产的硅-碳化硅异质结结构。H.Shinohara等：“Simetal-oxide-semiconductorfield-effecttransistoronSi-on-SiCdirectlybondedwaferwithhighthermalconductance”，AppliedPhysicsLetters，第93卷，第122110页(2008)和Y.Sasada等“JunctionformationviadirectbondingofSiand6H-SiC”，MaterialsScienceForum，第778-780卷，第714页(2014)描述了将硅晶片直接结合到6H-SiC晶片上。使用晶片薄化和抛光来将晶片厚度减小到1μm。在300℃时，CMOS类Si/SiCMOSFET的沟道迁移率以及由此导通状态的电导率仅降低了10％，相比之下，体硅器件降低了83％。S.Lotfi等：“LDMOS-transistoronsemi-insulatorsilicon-on-polys-silicon-SiCsubstrateforimprovedRFandthermalproperties”，Solid-StateElectronics，第70卷，第14-19页(2012)和L.G.Li等：“DynamicsofSiO2BuriedLayerRemovalfromSi-SiO2-SiandSi-SiO2-SiCBondedSubstratesbyAnnealinginAr”，JournalofElectronicMaterials，第43卷，第541-547页(2014)描述了实现用于室温、低压RF应用的硅/多晶硅/多晶碳化硅(polysiliconcarbide)衬底上的横向MOSFET结构。硅/碳化硅器件显示出，与对比SOI器件不同，避免了正向特性中的自热。然而，在硅/碳化硅器件中，截止状态的漏电流略有增加，而在最坏的情况下，击穿电压(尽管未优化)减半。此外，SOI器件表现出更好的导通电压、亚阈值斜率和最大振荡频率。
技术实现思路
根据本专利技术的第一方面，提供了一种功率半导体器件。该器件包括碳化硅、金刚石或氮化铝衬底，以及具有不大于5μm的厚度的单晶硅层，该单晶硅层直接设置在衬底上或直接设置在具有不大于100nm的厚度的界面层上，该界面层直接设置在衬底上。该器件包括横向晶体管，该横向晶体管包括设置在单晶硅层中的第一和第二触点(contact)横向间隔的接触区。因此，衬底允许使用较薄的硅层，例如，薄至300nm或甚至更小，以增加击穿电压。衬底优选地包括6H-SiC衬底。衬底可以是半绝缘的。衬底可以掺杂n型或p型。衬底的可以具有不大于300μm或不大于50μm的厚度。硅层可以具有不大于2μm、不大于1μm或不大于300nm的厚度。硅层可以包括n型区。硅层可以包括p型区界面层可以包括介电材料(例如二氧化硅(SiO2)、氮化硅(SixNy)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)或氧化铪(HfO2))层。界面层可以包括半导体材料，例如多晶硅层。界面层可以具有不大于50nm的厚度。界面层可以具有至少5nm的厚度。横向晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。根据本专利技术的第二方面，提供了一种在至少200℃的温度下操作功率半导体器件的方法。该方法包括本文档来自技高网...

【技术保护点】
一种功率半导体器件，包括：碳化硅、金刚石或氮化铝衬底；具有不大于5μm的厚度的单晶硅层，所述单晶硅层直接设置在所述衬底上或直接设置在具有不大于100nm的厚度的界面层上，所述界面层直接设置在所述衬底上；以及横向晶体管，所述横向晶体管包括：设置在所述单晶硅层中的第一和第二触点横向间隔的接触区。

【技术特征摘要】
【国外来华专利技术】1.一种功率半导体器件，包括：碳化硅、金刚石或氮化铝衬底；具有不大于5μm的厚度的单晶硅层，所述单晶硅层直接设置在所述衬底上或直接设置在具有不大于100nm的厚度的界面层上，所述界面层直接设置在所述衬底上；以及横向晶体管，所述横向晶体管包括：设置在所述单晶硅层中的第一和第二触点横向间隔的接触区。2.根据权利要求1所述的器件，其中所述衬底包括6H-SiC衬底。3.根据权利要求1或2所述的器件，其中所述衬底是半绝缘的。4.根据前述权利要求中任一项所述的器件，其中所述衬底具有不大于300μm的厚度。5.根据前述权利要求中任一项所述的器件，其中所述衬底具有不大于50μm的厚度。6.根据前述权利要求中任一项所述的器件，其中所述单晶硅层具有不大于2μm的厚度。7.根据前述权利要求中任一项所述的器件，其...

【专利技术属性】
技术研发人员：P·甘蒙，C·W·陈，
申请(专利权)人：华威大学，
类型：发明
国别省市：英国,GB