存储器设备、包括其的存储器封装以及包括其的存储器模块制造技术

公开了存储器设备、包括存储器设备的存储器封装以及包括存储器设备的存储器模块。存储器封装包括配置为响应于来自外部设备的第一芯片选择信号而操作的第一存储器设备、配置为响应于来自外部设备的第二芯片选择信号而操作的第二存储器设备以及配置为响应于来自外部设备的第三芯片选择信号而操作的第三存储器设备。第三存储器设备包括缓冲单元，该缓冲单元通过内部数据线与第三存储器设备的内部电路连接，通过第一存储器数据线与第一存储器设备连接，通过第二存储器数据线与第二存储器设备连接，并且通过数据线与外部设备连接。

【技术实现步骤摘要】
存储器设备、包括其的存储器封装以及包括其的存储器模块相关申请的交叉引用本申请要求在韩国知识产权局于2016年6月29日提交的韩国专利申请第10-2016-0081652号的优先权，通过引用将上述专利申请的全部内容并入本文。
技术介绍
本公开的实施例涉及半导体存储器设备，更特别地涉及存储器设备、包括存储器设备的存储器封装以及包括存储器设备的存储器模块。半导体存储器设备指使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体实现的存储器设备。半导体存储器设备粗略地分为易失性存储器设备和非易失性存储器设备。易失性存储器设备指在掉电时丢失在其中存储的数据的存储器设备。易失性存储器设备包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步SRAM(SDRAM)等。非易失性存储器设备指即便在掉电时也保持在其中存储的数据的存储器设备。非易失性存储器设备包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存式存储器设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电R本文档来自技高网...

【技术保护点】
一种存储器封装，包括：配置为响应于来自外部设备的第一芯片选择信号进行操作的第一存储器设备；配置为响应于来自所述外部设备的第二芯片选择信号进行操作的第二存储器设备；以及配置为响应于来自所述外部设备的第三芯片选择信号进行操作的第三存储器设备，其中，所述第三存储器设备包括缓冲单元，所述缓冲单元：通过内部数据线与所述第三存储器设备的内部电路连接，通过第一存储器数据线与所述第一存储器设备连接，通过第二存储器数据线与所述第二存储器设备连接，并且通过数据线与所述外部设备连接。

【技术特征摘要】
2016.06.29 KR 10-2016-00816521.一种存储器封装，包括：配置为响应于来自外部设备的第一芯片选择信号进行操作的第一存储器设备；配置为响应于来自所述外部设备的第二芯片选择信号进行操作的第二存储器设备；以及配置为响应于来自所述外部设备的第三芯片选择信号进行操作的第三存储器设备，其中，所述第三存储器设备包括缓冲单元，所述缓冲单元：通过内部数据线与所述第三存储器设备的内部电路连接，通过第一存储器数据线与所述第一存储器设备连接，通过第二存储器数据线与所述第二存储器设备连接，并且通过数据线与所述外部设备连接。2.根据权利要求1所述的存储器封装，其中，第一至第三存储器设备中的每一个均为动态随机存取存储器(DRAM)芯片。3.根据权利要求1所述的存储器封装，其中，所述缓冲单元配置为接收第一至第三芯片选择信号并且响应于第一至第三芯片选择信号将通过所述数据线接收的数据提供给第一至第三存储器设备中的任何一个。4.根据权利要求1所述的存储器封装，其中，所述缓冲单元配置为接收第一至第三芯片选择信号并且响应于第一至第三芯片选择信号将从第一和第二存储器设备及所述内部电路中的任一个接收的数据提供给所述外部设备。5.根据权利要求1所述的存储器封装，其中，所述缓冲单元配置为对从第一至第三存储器设备接收的数据进行串行化并且通过所述数据线将经串行化的数据提供给所述外部设备。6.根据权利要求1所述的存储器封装，其中，所述缓冲单元配置为对从所述外部设备提供的数据进行解串行化并且将解串行化的数据提供给第一至第三存储器设备。7.根据权利要求1所述的存储器封装，其中，所述缓冲单元配置为从外部模块驱动器接收命令/地址并且将接收的命令/地址提供给第一至第三存储器设备。8.根据权利要求1所述的存储器封装，其中，第一至第三存储器设备配置为分别从外部模块驱动器接收第一至第三芯片选择信号并且从所述外部模块驱动器接收命令/地址。9.根据权利要求1所述的存储器封装，其中，所述第一存储器数据线和所述第二存储器数据线用相同的存储器数据线来实现。10.根据权利要求1所述的存储器封装，其中，第一至第三芯片选择信号为相同的芯片选择信号。11.根据权利要求1所述的存储器封装，其中，第一至第三存储器设备在与所述存储器封装的基板垂直的方向上堆叠。12.根据权利要求1所述的存储器封装，其中，所述第一存储器数据线和所述第二存储器数据线为键合线或基板通孔。13.一种存储器模块，包括：第一存储器封装，所述第一存储器封装包括配置为分别响应于第一和第二芯片选择信号进行操作的第一和第二存储器设备；第二存储器封装，所述第二存储器封装包括配置为分别响应于第一和第二芯片选择信号进行操作的第三和第四存储器设备；以及模块驱动器，所述模块驱动器配置为从外部设备接收命令/地址并且将接收的命令/地址提供给第一和第二存储器封装，其中，所述第一存储器设备包括第一缓冲单元，所述第一缓冲单元：通过第一数据线与所述外部设备连接，通过第一存储器数据线与所述第二存储器设备连接，并且通过第一内部数据线与所述第一存储器设备的第一内部电路连接，并且其中，所述第三存储器设备包括第二缓冲单元，所述第二缓冲单元：通过第二数据线与所述外部设备连接，通过第二存储器数据线与所述第四存储器设备连接，并且通过第二内部数据线与所述第三存储器设备的第二内部电路连接。14.根据权利要求13所述的存储器模块，其中，所述第一存储器封装进一步包括通过第三存储器数据线与所述第一缓冲单元连接的第五存储器设备，并且其中，所述第二存储器封装进一步包括通过第四存储器数据线与所述第二缓冲单元连接的第六存储器设备。15.根据权利要求14所述的存储器模块，其中，第一、第二和第五存储器设备在与所述第一存储器封装的基板垂直的方向上堆叠，并且其中，第三、...

【专利技术属性】
技术研发人员：朴晟喆，金灿景，车秀镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR