一种SRAM位元与非易失性存储位元组成的复合阵列模块及工作方法技术

本发明专利技术涉及一种SRAM位元与非易失性存储位元组成的复合阵列模块及工作方法，主要包括逻辑控制模块、地址解析模块、读写驱动感应电路、数据搬移模块、SRAM阵列、NVM阵列；该模块具备更高的芯片集成度，降低了成本，也降低了数据搬移延时和功耗；该复合模块可随时根据主机端需要进入休眠状态：将数据从SRAM阵列搬移至非易失存储阵列(以下简称“NVM阵列”)存储，并关闭SRAM阵列和NVM阵列，将复合模块静态能耗降至最低；当这些数据需要重新取用时，可快速唤醒复合模块，打开SRAM阵列和NVM阵列进行数据搬移，并从SRAM阵列中读出数据供主机端处理，从而不会影响系统运行速度。

A composite array module and working method composed of SRAM bits and nonvolatile storage bits

The invention relates to a SRAM bit and non composite array module and method for nonvolatile memory bit components, including logic control module, analysis module, address read and write driver induction circuit, data transmission module, SRAM array, NVM array; the module has higher chip integration, reduce the cost, but also reduce the data transmission delay and power; the composite module can at any time according to the host need to enter a dormant state: data from the SRAM array is removed to a nonvolatile memory array (hereinafter referred to as the \NVM array\) storage, and close the SRAM array and NVM array, the composite module static power consumption to a minimum; when these data need to use, you can quickly wake up composite module, data transfer to open the SRAM array and NVM array, and read data from the SRAM array for the host, so as not to. The operation speed of the sound system.

【技术实现步骤摘要】
一种SRAM位元与非易失性存储位元组成的复合阵列模块及工作方法
本专利技术涉及半导体存储
，尤其涉及一种SRAM位元与非易失性存储位元组成的复合阵列模块及工作方法。
技术介绍
在物联网领域和穿戴式设备等许多应用场景中，对集成电路的功耗要求非常严格，以满足长距离微波供电或者长期难以更换电池等应用需求。因此，在集成电路设计时，除了采用更小的半导体工艺节点以降低逻辑电路的功耗外，还需要综合考虑存储器(包括运行内存和程序存储器)的读写功耗，在存储器的动态运行功耗和静态待机功耗之间做出合理优化，以降低整体能耗。这个优化的过程同时需要考虑到应用的动态/静态运行时间比，以及不同功耗模式之间转换所需的时间，以不影响系统整体性能。目前主流的半导体存储器解决方案，普遍采用静态随机存储器(SRAM)作为系统运行内存，采用闪存存储器(FLASHmemory)作为程序存储器。在系统处于运行状态时，程序和数据都存在SRAM中，逻辑处理单元与SRAM直接交互，而由于SRAM属于易失性存储器，掉电则数据丢失，因此系统无论处于运行状态，还是待机状态，SRAM存储器都处于上电工作状态，以保证数据不丢失，只有当系统本文档来自技高网...

【技术保护点】
一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于包括：逻辑控制模块(1)、地址解析模块(2)、读写驱动感应电路(3)、数据搬移模块(4)、SRAM阵列(5)、NVM阵列(6)；逻辑控制模块(1)分别与地址解析模块(2)、读写驱动感应电路(3)、数据搬移模块(4)连接；地址解析模块(2)分别与SRAM阵列(5)、NVM阵列(6)相连；读写驱动感应电路(3)分别与SRAM阵列(5)、NVM阵列(6)相连；数据搬移模块(4)分别与地址解析模块(2)、读写驱动感应电路(3)连接。

【技术特征摘要】
1.一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于包括：逻辑控制模块(1)、地址解析模块(2)、读写驱动感应电路(3)、数据搬移模块(4)、SRAM阵列(5)、NVM阵列(6)；逻辑控制模块(1)分别与地址解析模块(2)、读写驱动感应电路(3)、数据搬移模块(4)连接；地址解析模块(2)分别与SRAM阵列(5)、NVM阵列(6)相连；读写驱动感应电路(3)分别与SRAM阵列(5)、NVM阵列(6)相连；数据搬移模块(4)分别与地址解析模块(2)、读写驱动感应电路(3)连接。2.根据权利要求1所述的一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于：所述的地址解析模块(2)在逻辑控制模块(1)的控制下，解析外部主机端送来的地址并根据该地址打开SRAM阵列(5)和NVM阵列(6)中的物理存储单元，使SRAM阵列(5)和NVM阵列(6)进入可被读写的状态。3.根据权利要求1所述的一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于：所述的读写驱动感应电路(3)驱动SRAM阵列(5)与NVM阵列(6)的读和写；具备写驱动、读感应放大和数据纠错功能。4.根据权利要求1所述的一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于：所述数据搬移模块(4)在逻辑控制模块(1)的调度下，完成数据在SRAM阵列(5)与...

【专利技术属性】
技术研发人员：陆宇，徐庶，
申请(专利权)人：中电海康集团有限公司，
类型：发明
国别省市：浙江,33