电路基板制造技术

本实用新型专利技术涉及电路基板，在布线基板的内部配置第1、第2导体图案，在表面设置布线图案。一对连接盘被配置为夹着布线图案。第1通路将布线图案连接于第1导体图案，第2通路将连接盘连接于第2导体图案。芯片三端子电容器具有长边方向的尺寸比宽度方向的尺寸长的平面形状。在芯片三端子电容器的长边方向的两端设置第1端子，在宽度方向的两端设置第2端子。芯片三端子电容器以其长边方向沿着布线图案的姿势被安装于布线基板，第1端子连接于布线图案，第2端子连接于连接盘。第1通路被配置于与芯片三端子电容器重合的位置。

Circuit board

The utility model relates to a circuit board, and a pattern of first and second conductors is arranged inside the wiring base plate, and a wiring pattern is arranged on the surface. A pair of connecting plates is configured to hold a wiring pattern. The first path connects the wiring pattern to the first conductor pattern, and the second path connects the disc to the second conductor pattern. The three terminal capacitor of the chip has a plane shape that is longer than the width direction in a long side direction. The first terminals are set at both ends of the long side direction of the three terminal capacitor of the chip, and the second terminals are set at both ends of the width direction. The chip three terminal capacitor is installed on the wiring substrate in the direction of its long direction along the wiring pattern. The first terminal is connected to the wiring pattern, and the second terminal is connected to the connecting disk. The first path is configured to coincide with the three terminal capacitor of the chip.

【技术实现步骤摘要】
【国外来华专利技术】电路基板
本技术设置安装有芯片三端子电容器的电路基板。
技术介绍
作为高频特性优良的旁路电容器，利用的是芯片三端子电容器。下述专利文献1中，公开了一种安装有实现了等效串联电感(残留电感)的减少的芯片三端子电容器的电路基板。参照图11A以及图11B，对专利文献1中公开的芯片三端子电容器以及电路基板进行说明。图11A中表示芯片三端子电容器100的内部构造。芯片三端子电容器100具有几乎为长方体的外形。多个贯通内部电极101与多个接地内部电极102交替层叠。贯通内部电极101和接地内部电极102作为电容器的一对电极而发挥作用。贯通内部电极101从芯片三端子电容器100的长边方向的一端达到另一端。贯通内部电极101分别在一个端部连接于一个外部端子103，在另一个端部连接于另一个外部端子104。接地内部电极102分别具有几乎为十字状的平面形状，在与宽度方向正交的一对侧面露出。接地内部电极102在露出于一个侧面的部分与一个接地端子105连接，在露出于另一个侧面的部分与另一个接地端子106连接。芯片三端子电容器100实际上具有4个端子。由于以降低等效串联电感为目的的导线类型的三端子电容器具有3个端子，因此在被芯片化的电容器中，也习惯性地记为“三端子”。贯通通路107在厚度方向上贯通芯片三端子电容器100。贯通通路107在与贯通内部电极101的交叉位置，电连接于贯通内部电极101，通过穿过被设置于接地内部电极102的开口25，从而与接地内部电极102绝缘。图11B中表示安装有芯片三端子电容器100的电路基板的导体部分的立体图。在电路基板的表面，配置电源布线图案110、111以及接地布线图案120、121。电源布线图案110、111沿着1根假想直线而被配置，且被相互断开。电源布线图案111与被安装于电路基板的集成电路元件130的电源端子连接。接地布线图案120、121沿着与电源布线图案110、111所沿着的假想直线正交的1根假想直线而被配置，在与电源布线图案110、111的断开位置相同的位置被相互断开。在电路基板的内部的相互不同的层，配置电源面115以及接地面125。电源布线图案110、111分别经由通路116、118来连接于电源面115。接地布线图案120、121分别经由通路122、123来连接于接地面125。在电源布线图案110与111的断开位置，配置通路117。通路117从电源面115向表面延伸。芯片三端子电容器100被表面安装于电路基板。芯片三端子电容器100的外部端子103、104分别连接于电源布线图案110、111，接地端子105、106分别连接于接地布线图案120、121，贯通通路107连接于通路117。通过在芯片三端子电容器100内设置贯通通路107，能够减少在电源布线图案与接地层之间形成的等效串联电感。在先技术文献专利文献专利文献1：日本特开2001-15885号公报
技术实现思路
-技术要解决的课题-专利文献1中所述的芯片三端子电容器具有在其厚度方向上延伸的贯通通路。期待使用不具有贯通通路的一般的芯片三端子电容器，来减少等效串联电感的技术。本技术的目的在于，提供一种能够使用一般的芯片三端子电容器，来减少等效串联电感的电路基板。-解决课题的手段-基于本技术的第1观点的电路基板具有：布线基板，在内部配置有第1导体图案和第2导体图案；布线图案，被设置于所述布线基板的表面；一对导电性的连接盘，在所述布线基板的表面，被配置为夹着所述布线图案；芯片三端子电容器，被安装于所述布线基板；导电性的第1通路，将所述布线图案电连接于所述第1导体图案；和第2通路，将一对所述连接盘分别电连接于所述第2导体图案，所述芯片三端子电容器具有长边方向的尺寸比宽度方向的尺寸长的平面形状，构成静电电容的一对电极被设置于内部，与一对所述电极之中的一个连接的第1端子被设置于所述芯片三端子电容器的所述长边方向的两端，与所述一对所述电极之中的另一个连接的第2端子被设置于宽度方向的两端，所述芯片三端子电容器以其长边方向沿着所述布线图案的姿势被安装于所述布线基板，一对所述第1端子连接于所述布线图案，一对所述第2端子分别连接于一对所述连接盘，所述第1通路被配置于与所述芯片三端子电容器重合的位置。由于芯片三端子电容器以其长边方向沿着布线图案的姿势被安装于布线基板，因此布线图案在芯片三端子电容器的正下方不被断开。因此，能够减小布线图案的等效串联电感。在基于本技术的第2观点的电路基板中，在基于第1观点的电路基板的构成的基础上，俯视下，从将一对所述第2通路的中心彼此连结的假想直线到所述第1通路的中心的距离为所述芯片三端子电容器的所述长边方向的尺寸的1/2以下。由于第1通路与第2通路的间隔变窄，因此基于第1通路中流过的电流的磁通量与第2通路中在相反方向流过的磁通量抵消。因此，能够减小包括第1通路以及第2通路的电流路径的等效串联电感。在基于本技术的第3观点的电路基板中，在基于第1或者第2观点的电路基板的构成的基础上，俯视下，所述第1通路以及所述第2通路被配置为将一对所述第2通路的中心彼此连结的假想直线与所述第1通路接触。由于第1通路与第2通路的间隔更加变窄，因此能够更加减小包括第1通路以及第2通路的电流路径的等效串联电感。基于本技术的第4观点的电路基板在基于第1至第3观点的电路基板的构成的基础上，还具有至少一个第3通路，该第3通路将所述布线图案与所述第1导体图案连接，被配置于与所述芯片三端子电容器重合且与所述第1通路不同的位置。由于布线图案与第1导体图案通过第1通路以及第3通路而被连接，因此能够减小将布线图案与第1导体图案连接的电流路径的等效串联电感。在基于本技术的第5观点的电路基板中，在基于第1至第4观点的电路基板的构成的基础上，一对所述第2通路在俯视下，被配置于所述芯片三端子电容器的内侧。由于第1通路与第2通路的间隔更加变窄，因此能够更加减小包括第1通路以及第2通路的电流路径的等效串联电感。在基于本技术的第6观点的电路基板中，在基于第5观点的电路基板的构成的基础上，所述布线图案在被一对所述连接盘夹着的部分，与所述芯片三端子电容器的所述长边方向的端部重合的部分相比变细，在变细的部分配置所述第1通路。与布线图案的整体变细的构成相比，能够减小布线图案的等效串联电感。-技术效果-由于芯片三端子电容器以其长边方向沿着布线图案的姿势被安装于布线基板，因此布线图案在芯片三端子电容器的正下方不被断开。因此，能够减小布线图案的等效串联电感。附图说明图1是表示基于实施例1的电路基板的导体部分的构造的立体图。图2A是被安装于基于实施例1的电路基板的芯片三端子电容器的立体图，图2B是表示芯片三端子电容器的内部构造的立体图。图3是芯片三端子电容器以及布线基板的俯视图。图4A以及图4B分别是图3的点划线4A一4A以及4B-4B处的剖视图。图5是表示基于比较例的电路基板的导体部分的构造的立体图。图6A是基于实施例1的电路基板的一部分的等效电路图，图6B是基于图5所示的比较例的电路基板的一部分的等效电路图。图7是表示基于电磁场模拟器的阻抗的模拟结果的图。图8A、图8B以及图8C分别是被安装于基于实施例2、实施例3以及实施例4的电路基板的本文档来自技高网...

【技术保护点】
一种电路基板，具有：布线基板，在内部配置有第1导体图案和第2导体图案；布线图案，被设置于所述布线基板的表面；一对导电性的连接盘，在所述布线基板的表面，被配置为夹着所述布线图案；芯片三端子电容器，被安装于所述布线基板；导电性的第1通路，将所述布线图案电连接于所述第1导体图案；和第2通路，将一对所述连接盘分别电连接于所述第2导体图案，所述芯片三端子电容器具有长边方向的尺寸比宽度方向的尺寸长的平面形状，构成静电电容的一对电极被设置于内部，与一对所述电极之中的一个连接的第1端子被设置于所述芯片三端子电容器的所述长边方向的两端，与所述一对所述电极之中的另一个连接的第2端子被设置于宽度方向的两端，所述芯片三端子电容器以其长边方向沿着所述布线图案的姿势被安装于所述布线基板，一对所述第1端子连接于所述布线图案，一对所述第2端子分别连接于一对所述连接盘，所述第1通路被配置于与所述芯片三端子电容器重合的位置。

【技术特征摘要】
【国外来华专利技术】2015.04.15 JP 2015-0829181.一种电路基板，具有：布线基板，在内部配置有第1导体图案和第2导体图案；布线图案，被设置于所述布线基板的表面；一对导电性的连接盘，在所述布线基板的表面，被配置为夹着所述布线图案；芯片三端子电容器，被安装于所述布线基板；导电性的第1通路，将所述布线图案电连接于所述第1导体图案；和第2通路，将一对所述连接盘分别电连接于所述第2导体图案，所述芯片三端子电容器具有长边方向的尺寸比宽度方向的尺寸长的平面形状，构成静电电容的一对电极被设置于内部，与一对所述电极之中的一个连接的第1端子被设置于所述芯片三端子电容器的所述长边方向的两端，与所述一对所述电极之中的另一个连接的第2端子被设置于宽度方向的两端，所述芯片三端子电容器以其长边方向沿着所述布线图案的姿势被安装于所述布线基板，一对所述第1端子连接于所述布线图案，一对所述第2端子分别连接于一对所述连接盘，所述第1通...

【专利技术属性】
技术研发人员：田中大介，
申请(专利权)人：株式会社村田制作所，
类型：新型
国别省市：日本,JP