激光雷达阵列接收器前端读出集成电路制造技术

本发明专利技术涉及一种激光雷达阵列接收器前端读出集成电路(100)，包括：模拟前端电路(120)、位置检测器(130)、1024路开关选择器(140)、4路模拟输出缓冲器(150)、分频器(160)、像元位置信号读出电路(170)、时钟信号端(CLK)、移位使能信号端(EN_SHIFT)；本发明专利技术激光雷达阵列型接收器前端读出集成电路可检测面阵列中任意四个相邻位置受光照像元光功率强度，以及输出受光照像元在面阵列中的位置信息。对光电流所采用的模拟前端信号处理方式，方法简单可靠。本发明专利技术采用阵列光电检测器消除了传统4象限或者8象限激光雷达接收器探测范围窄，视场小的应用限制。

A front end readout integrated circuit for laser radar array receiver

The present invention relates to a laser radar array receiver front-end readout integrated circuit (100), including: analog front-end circuit (120), (130), 1024 position detector switch selector (140), 4 analog output buffer (150), frequency divider (160), the pixel position signal readout circuit (170), the clock signal (CLK), the shift enable signal terminal (EN_SHIFT); the invention of laser radar array receiver front-end readout integrated circuit by optical photography element of optical power in any four adjacent position detection array, and the output light camera position information in array element in. The method of analog front end signal processing used for photocurrent is simple and reliable. The invention adopts an array photoelectric detector to eliminate the limited application of traditional 4 quadrant or 8 quadrant laser radar receivers with narrow range of detection and small field of view.

【技术实现步骤摘要】
激光雷达阵列接收器前端读出集成电路
本专利技术属于激光雷达
，具体涉及一种激光雷达阵列接收器前端读出集成电路。
技术介绍
在航空航天，造船，轨道交通、高端制造等领域中，位置检测激光雷达广泛应用于目标跟踪和定位。位置检测激光雷达主要由激光发射器，接收器，信号处理模块和显示构成，其中接收器是激光雷达的核心部件之一，接收器系统结构由光电二极管以及前端读出电路组成。传统的位置检测器激光雷达接收器按光电检测像元排列结构分为：四象限和八象限单元，每一个象限单元为一个分立光电二极管，四象限探测器的光敏面窗口分布为四个面积相等、形状相同、位置对称的四个象限，每个象限为一个光电器件，照射在光敏面上的光斑被四个象限分为四个部分，根据像元接收到的光功率，输出四路光电流，前端读出电路对每个象限光电二极管的输出光电流进行放大并转换为电压信号，最后利用和差电路来测定目标相对于光轴的偏移量大小和偏移量方位，从而控制相应的机械转动部分使传感器对准目标。传统位置探测器受光电检测器件的数目限制，为获取大探测视场，需采用复杂的光学系统设计，但这种方式获取的视场越大，其线性度越差，为后续获得精确位置信息带来困难。为获取更大视场，减小光学设计的复杂度，本专利技术采用面阵列APD光电二极管作为光电敏感器件，扩大了激光雷达探测的视场，像元光电二极管工作在线性模式，前端采用读出集成电路对面阵光电流进行线性放大处理，并实时获取面阵APD像元位置信息。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种激光雷达阵列接收器前端读出集成电路。本专利技术的一个实施例提供了一种激光雷达阵列接收器前端读出集成电路100，包括：模拟前端电路120、位置检测器130、1024路开关选择器140、4路模拟输出缓冲器150、分频器160、像元位置信号读出电路170、时钟信号端CLK、移位使能信号端EN_SHIFT；其中，所述模拟前端电路120的输入端输入电信号iin，所述模拟前端电路120的输出端分别与所述位置检测器130的第一输入端和所述1024路开关选择器140的第一输入端电连接；所述位置检测器130的第二输入端与所述分频器160的输出端电连接，且其第一输出端与所述1024路开关选择器140的第二输入端和所述像元位置信号读出电路170的第一输入端电连接并输出并行行信号DROW<1:32>，其第二输出端分别与所述1024路开关选择器140的第三输入端和所述像元位置信号读出电路170的第二输入端电连接并输出并行列信号DCOL<1:32>；所述分频器160的输入端与所述时钟信号端CLK电连接；所述1024路开关选择器140的四个输出端分别对应与所述4路模拟输出缓冲器150的四个输入端电连接；所述像元位置信号读出电路170的第三输入端与所述时钟信号端CLK电连接，其第四输入端与所述移位使能信号端EN_SHIFT电连接，且其两个输出端分别输出串行行信号DROW，series和串行列信号DCOL，series；所述4路模拟输出缓冲器150的四个输出端分别输出四路电压信号VOUT,1，VOUT,2,，VOUT,3，VOUT,4。在本专利技术的一个实施例中，所述模拟前端电路120包括多个跨阻放大器121i,j，每个跨阻放大器121i,j的输入端输入所述电信号iin,ij，所述跨阻放大器121i,j的输出端输出脉冲信号VTIA,OUT<i,j>。在本专利技术的一个实施例中，所述位置检测器130包括：阈值电压产生电路131、时钟边沿检测电路132、多个位置信号产生电路133；其中，所述时钟边沿检测电路132的输入端与所述分频器160的输出端电连接以输入复位信号RESET；每个所述位置信号产生电路133的第一输入端与所述阈值电压产生电路131的输出端电连接，其第二输入端和所述时钟边沿检测电路132的输出端电连接，其第三输入端与所述模拟前端电路120的输出端电连接以输入脉冲信号VTIA,OUT<i,j>；且其两个输出端分别输出所述并行行信号DROW<i>和所述并行列信号DCOL<j>。在本专利技术的一个实施例中，所述位置信号产生电路133包括：像元通道检测比较器1331i,j，RS触发器1332i,j，第一反相器1333i,j，第二反相器1334i,j；其中，所述像元通道检测比较器1331i,j的反相输入端与所述阈值电压产生电路131的输出端电连接，其正相输出端与所述模拟前端电路120的输出端电连接，且其输出端与所述RS触发器1332i,j的置位端S电连接；所述RS触发器1332i,j的复位端R与所述时钟边沿检测电路132的输出端电连接，且其输出端分别与所述第一反相器1333i,j的输入端和第二反相器1334i,j的输入端电连接；所述第一反相器1333i,j的输出端输出所述并行行信号DROW<i>，所述第二反相器1334i,j的输出端输出所述并行列信号DCOL<j>。在本专利技术的一个实施例中，所述4路模拟输出缓冲器150包括：奇行奇列缓冲器151、奇行偶列缓冲器152、偶行奇列缓冲器153、偶行偶列缓冲器154；其中，所述奇行奇列缓冲器151的输入端、所述奇行偶列缓冲器152的输入端、所述偶行奇列缓冲器153的输入端、所述偶行偶列缓冲器154的输入端分别与所述1024路开关选择器140的输出端电连接，所述奇行奇列缓冲器151的输出端、所述奇行偶列缓冲器152的输出端、所述偶行奇列缓冲器153的输出端、所述偶行偶列缓冲器155的输处端分别输出所述四路电压信号VOUT,1，VOUT,2,，VOUT,3，VOUT,4。在本专利技术的一个实施例中，所述像元位置信号读出电路170包括：32位计数器171、32位行寄存器172、32选1数据行选择器173、32位列寄存器174、32选1数据列选择器175；其中，所述32位计数器171的两个输入端分别与所述时钟信号端CLK和所述移位使能信号端EN_SHIFT电连接，其5个输出端分别与所述32选1数据列选择器175的5个控制端A0,A1,A2,A3,A4和32选1数据列选择器175的5个控制端A5,A6,A7,A8,A9电连接；所述32位行寄存器172的输入端输入所述并行行信号DROW<1:32>，其32个输出端与所述32选1数据行选择器173的32个输入端分别电连接；所述32选1数据行选择器173的输出端输出所述串行行信号DROW，series；所述32位列寄存器174的输入端输入所述位置检测器130输出的所述并行列信号DCOL<j>，其32个输出端与所述32选1数据列选择器175的32个输入端电连接，且其输出端输出所述串行列信号DCOL，series。本专利技术的另一个实施例提供了一种激光雷达阵列接收器10，包括：APD光电检测器像元阵列200、如权利要求1～8所述的激光雷达阵列接收器前端读出集成电路100；其中，所述APD光电检测器像元阵列200的输入端接收回波光信号，其输出端与本文档来自技高网...

【技术保护点】
一种激光雷达阵列接收器前端读出集成电路(100)，其特征在于，包括：模拟前端电路(120)、位置检测器(130)、1024路开关选择器(140)、4路模拟输出缓冲器(150)、分频器(160)、像元位置信号读出电路(170)、时钟信号端(CLK)、移位使能信号端(EN_SHIFT)；其中，所述模拟前端电路(120)的输入端输入电信号(iin)，所述模拟前端电路(120)的输出端分别与所述位置检测器(130)的第一输入端和所述1024路开关选择器(140)的第一输入端电连接；所述位置检测器(130)的第二输入端与所述分频器(160)的输出端电连接，且其第一输出端与所述1024路开关选择器(140)的第二输入端和所述像元位置信号读出电路(170)的第一输入端电连接并输出并行行信号(DROW<1:32>)，其第二输出端分别与所述1024路开关选择器(140)的第三输入端和所述像元位置信号读出电路(170)的第二输入端电连接并输出并行列信号(DCOL<1:32>)；所述分频器(160)的输入端与所述时钟信号端(CLK)电连接；所述1024路开关选择器(140)的四个输出端分别对应与所述4路模拟输出缓冲器(150)的四个输入端电连接；所述像元位置信号读出电路(170)的第三输入端与所述时钟信号端(CLK)电连接，其第四输入端与所述移位使能信号端(EN_SHIFT)电连接，且其两个输出端分别输出串行行信号(DROW，series)和串行列信号(DCOL，series)；所述4路模拟输出缓冲器(150)的四个输出端分别输出四路电压信号(VOUT,1，VOUT,2,，VOUT,3，VOUT,4)。...

【技术特征摘要】
1.一种激光雷达阵列接收器前端读出集成电路(100)，其特征在于，包括：模拟前端电路(120)、位置检测器(130)、1024路开关选择器(140)、4路模拟输出缓冲器(150)、分频器(160)、像元位置信号读出电路(170)、时钟信号端(CLK)、移位使能信号端(EN_SHIFT)；其中，所述模拟前端电路(120)的输入端输入电信号(iin)，所述模拟前端电路(120)的输出端分别与所述位置检测器(130)的第一输入端和所述1024路开关选择器(140)的第一输入端电连接；所述位置检测器(130)的第二输入端与所述分频器(160)的输出端电连接，且其第一输出端与所述1024路开关选择器(140)的第二输入端和所述像元位置信号读出电路(170)的第一输入端电连接并输出并行行信号(DROW&lt;1:32&gt;)，其第二输出端分别与所述1024路开关选择器(140)的第三输入端和所述像元位置信号读出电路(170)的第二输入端电连接并输出并行列信号(DCOL&lt;1:32&gt;)；所述分频器(160)的输入端与所述时钟信号端(CLK)电连接；所述1024路开关选择器(140)的四个输出端分别对应与所述4路模拟输出缓冲器(150)的四个输入端电连接；所述像元位置信号读出电路(170)的第三输入端与所述时钟信号端(CLK)电连接，其第四输入端与所述移位使能信号端(EN_SHIFT)电连接，且其两个输出端分别输出串行行信号(DROW，series)和串行列信号(DCOL，series)；所述4路模拟输出缓冲器(150)的四个输出端分别输出四路电压信号(VOUT,1，VOUT,2,，VOUT,3，VOUT,4)。2.根据权利要求1所述的前端读出集成电路(100)，其特征在于，所述模拟前端电路(120)包括多个跨阻放大器(121i,j)，每个跨阻放大器(121i,j)的输入端输入所述电信号(iin,ij)，所述跨阻放大器(121i,j)的输出端输出脉冲信号(VTIA,OUT&lt;i,j&gt;)。3.根据权利要求1所述的前端读出集成电路(100)，其特征在于，所述位置检测器(130)包括：阈值电压产生电路(131)、时钟边沿检测电路(132)、多个位置信号产生电路(133)；其中，所述时钟边沿检测电路(132)的输入端与所述分频器(160)的输出端电连接以输入复位信号(RESET)；每个所述位置信号产生电路(133)的第一输入端与所述阈值电压产生电路(131)的输出端电连接，其第二输入端和所述时钟边沿检测电路(132)的输出端电连接，其第三输入端与所述模拟前端电路(120)的输出端电连接以输入脉冲信号(VTIA,OUT&lt;i,j&gt;)；且其两个输出端分别输出所述并行行信号(DROW&lt;i&gt;)和所述并行列信号(DCOL&lt;j&gt;)。4.根据权利要求3所述的前端读出集成电路(100)，其特征在于，所述位置信号产生电路(133)包括：像元通道检测比较器(1331i,j)，RS触发器(1332i,j)，第一反相器(1333i,j)，第二反相器(1334i,j)；其中，所述像元通道检测比较器(1331i,j)的反相输入端与所述阈值电压产生电路(131)的输出端电连接，其正相输出端与所述模拟前端电路(120)的输出端电连接，且其输出端与所述RS触发器(1332i,j)的置位端(S)电连接；所述RS触发器(1332i,j)的复位端(R)与所述时钟边沿检测电路(132)的输出端电连接，且其输出端分别与所述第一反相器(1333i,j)的输入端和第二反相器(1334i,j)的输入端电连接；所述第一反相器(1333i,j)的输出端输出所述并行行信号(DROW&lt;i&gt;)，所述第二反相器(1334i,j)的输出端...

【专利技术属性】
技术研发人员：朱樟明，郑浩，马瑞，刘马良，刘帘曦，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61