半导体元件制造技术

本发明专利技术提供一种半导体元件，包括：衬底、焊垫、保护层、多个凸起图案、重配置线路层以及凸块。焊垫配置于衬底上。保护层配置于衬底上。保护层具有第一开口，其暴露焊垫的部分表面。凸起图案配置于保护层上。重配置线路层配置于凸起图案上。重配置线路层自焊垫延伸至凸起图案上。凸块配置于凸起图案上。本发明专利技术技术方案凸块与凸起图案之间的金属层具有凹凸表面，相较于现有的平坦表面，可改善金属层的应力释放并减少横向的热膨胀效应。因此，可降低所述金属层及其下方的保护层之间剥落、分层或是破裂的现象，进而提升可靠度。

Semiconductor element

The invention provides a semiconductor element, which comprises a substrate, a pad, a protective layer, a plurality of convex patterns, a reconfigured line layer and a convex block. The welding pad is arranged on the substrate. The protective layer is configured on the substrate. The protective layer has a first opening, which exposes a part of the surface of the pad. The protruding pattern is arranged on the protective layer. The reconfigured line layer is configured on the convex pattern. Reconfigure the line layer from the soldering pad to the convex pattern. The convex block is arranged on the convex pattern. The technical scheme of the invention has a concave convex surface between the convex block and the raised pattern, which can improve the stress release of the metal layer and reduce the transverse thermal expansion effect compared with the existing flat surface. Therefore, the phenomenon of peeling, delamination or rupture can be reduced between the metal layer and the protection layer below, and thus the reliability can be improved.

【技术实现步骤摘要】
半导体元件
本专利技术是有关于一种集成电路，且特别是有关于一种半导体元件。
技术介绍
随着科技日新月异，提高半导体元件的积集度且缩小关键尺寸已然逐渐成为一种趋势。在此趋势下，提供较充足的表面区域以承载较多的输入/输出(I/O)的晶片级封装结构(waferlevelpackagestructures)的技术便随之应运而生。此外，也可于半导体芯片上形成重配置线路层(Redistributionlayer，RDL)，以将半导体芯片上的焊垫重新分配至任意位置。一般而言，大多采用金属铜来当作重配置线路层的主要材料。金属铜不仅导电性以及导热性良好，也富延展性。相对地，金属铜受热后也十分容易膨胀，尤其是当金属铜使用在面积较大的地方(像是焊垫或是重配置线路层)时，金属铜的膨胀现象将更加明显，容易造成重配置线路层与其下方的保护层之间剥落(Peeling)、分层(de-lamination)或是破裂(crack)的现象，进而降低可靠度。
技术实现思路
本专利技术提供一种具有凸起图案的半导体元件，其可减少重配置线路层与其下方的保护层之间剥落、分层或是破裂的现象，进而提升可靠度。本专利技术提供一种半导体元件，包括：衬底、焊垫、保护层、多个凸起图案、重配置线路层以及凸块。焊垫配置于衬底上。保护层配置于衬底上。保护层具有第一开口，其暴露焊垫的部分表面。凸起图案配置于保护层上。重配置线路层配置于凸起图案上。重配置线路层自焊垫延伸至凸起图案上。凸块配置于凸起图案上。在本专利技术的一实施例中，所述重配置线路层具有凹凸表面。凹凸表面对应于凸起图案。在本专利技术的一实施例中，所述重配置线路层与焊垫直接接触。在本专利技术的一实施例中，所述半导体元件还包括绝缘层以及球底金属层。绝缘层配置于重配置线路层上。绝缘层具有第二开口。第二开口暴露重配置线路层的表面且对应于凸起图案。球底金属层至少覆盖第二开口的表面且配置于凸块与重配置线路层之间。在本专利技术的一实施例中，所述半导体元件还包括顶盖层配置于凸块上。在本专利技术的一实施例中，所述凸块的顶面具有凹凸表面。凹凸表面对应于凸起图案。在本专利技术的一实施例中，所述半导体元件还包括介电层配置于凸起图案与保护层之间。在本专利技术的一实施例中，各所述凸起图案的形状包括块状、条状、环状或其组合。在本专利技术的一实施例中，所述凸块的高度为凸起图案的高度的4至14倍。本专利技术提供另一种半导体元件，包括：衬底、焊垫、保护层、图案化介电层、重配置线路层以及凸块。焊垫配置于衬底上。保护层配置于衬底上。保护层具有第一开口。第一开口暴露焊垫的部分表面。图案化介电层配置于保护层上。图案化介电层包括主体部与配置于主体部之上或主体部之中的多个凸起图案。重配置线路层配置于图案化介电层上。重配置线路层自焊垫延伸至凸起图案上。凸块配置于凸起图案上。在本专利技术的一实施例中，所述半导体元件还包括绝缘层以及球底金属层。绝缘层配置于重配置线路层上。绝缘层具有第二开口。第二开口暴露重配置线路层的表面且对应于凸起图案。球底金属层至少覆盖第二开口的表面且配置于凸块与重配置线路层之间。在本专利技术的一实施例中，所述重配置线路层具有凹凸表面。凹凸表面对应于凸起图案。基于上述，本专利技术通过在凸块下方形成由介电材料所构成的凸起图案，使得凸块与凸起图案之间的金属层(可例如是重配置线路层与球底金属层)具有凹凸表面。因此，相较于现有的平坦表面，本实施例可改善所述金属层的应力释放并减少横向的热膨胀效应。也就是说，本实施例可降低所述金属层及其下方的保护层之间剥落、分层或是破裂的现象，进而提升可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1F是依照本专利技术的第一实施例的一种半导体元件的制造流程的剖面示意图；图2A至图2B分别为图1A的部分的上视示意图；图3是依照本专利技术的第二实施例的一种半导体元件的剖面示意图；图4是依照本专利技术的第三实施例的一种半导体元件的剖面示意图；图5是依照本专利技术的第四实施例的一种半导体元件的剖面示意图；图6A是依照本专利技术的第五实施例的一种半导体元件的剖面示意图；图6B是依照本专利技术的第六实施例的一种半导体元件的剖面示意图。附图标记说明：10、20、30、40、50、60：半导体元件；100：衬底；102：焊垫；104：保护层；105：第一开口；106：凸起图案；107、117：凹凸表面；108：重配置线路层；110：绝缘层；111：第二开口；112：球底金属层；114：图案化光刻胶层；115：第三开口；116、216：凸块；118：顶盖层；217：平坦表面；305：介电层；406、506、606：图案化介电层；406a、506a、606a：主体部；406b、506b、606b：凸起图案；505、605：开口；H1、H2：高度；P：部分；S：有源面。具体实施方式参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。图1A至图1F是依照本专利技术的第一实施例的一种半导体元件的制造流程的剖面示意图。图2A至图2B分别为图1A的部分的上视示意图。请参照图1A，本专利技术提供第一实施例的半导体元件10的制造流程，其步骤如下。首先，提供衬底100。衬底100的材料可例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种材料。衬底100也可以是覆硅绝缘(SOI)衬底。接着，形成焊垫102于衬底100的有源面S上。在一实施例中，焊垫102的材料包括金属材料。所述金属材料可例如是铜、铝、金、银、镍、钯或其组合。焊垫102的形成方法可例如是物理气相沉积法。之后，形成保护层104于衬底100上。保护层104具有第一开口105。第一开口105暴露焊垫102的部分表面。在一实施例中，保护层104的材料可例如是氧化硅、氮化硅、磷硅玻璃(PSG)或其组合。保护层104的形成方法可例如是通过网版印刷、涂布或是直接将干膜型态的保护材料层贴附在衬底100上。之后，再对所述保护材料层进行光刻与蚀刻工艺，以图案化所述保护材料层。然后，形成多个凸起图案106于保护层104上。如图1A所示，凸起图案106配置于焊垫102以外的保护层104上。在一实施例中，凸起图案106的材料包括介电材料，所述介电材料可例如是聚酰亚胺(Polyimide，PI)、聚苯恶唑(polybezoxazole，PBO)、苯环丁烯(Benzocyclobutene，BCB)或其组合。凸起图案106的形成方法可例如是通过涂布或是化学气相沉积法将凸起图案材料层形成在衬底100上。之后，再对所述凸起图案材料层(未示出)进行光刻与蚀刻工艺，以图案化所述凸起图案材料层。值得一提的是，从图1A的部分P的上视图来看，单一个凸起图案106的形状可例如是块状(如图2A所示)、条状(如图2B所示)、环状(未示出)或其组合。多个凸起图案106与保护层104则可形成网格状图案(如图2A所示)、栅状图案(如图2B所示)、同心圆图案(未示出)或其组合。但本专利技术不以此为限，只要凸起图案106自保护层104表面的垂直方向突出，凸本文档来自技高网...

【技术保护点】
一种半导体元件，包括：焊垫，配置于衬底上；保护层，配置于所述衬底上，所述保护层具有第一开口，所述第一开口暴露所述焊垫的部分表面；多个凸起图案，配置于所述保护层上；重配置线路层，配置于所述多个凸起图案上，其中所述重配置线路层自所述焊垫延伸至所述多个凸起图案上；以及凸块，配置于所述多个凸起图案上。

【技术特征摘要】
2016.06.07 TW 1051179971.一种半导体元件，包括：焊垫，配置于衬底上；保护层，配置于所述衬底上，所述保护层具有第一开口，所述第一开口暴露所述焊垫的部分表面；多个凸起图案，配置于所述保护层上；重配置线路层，配置于所述多个凸起图案上，其中所述重配置线路层自所述焊垫延伸至所述多个凸起图案上；以及凸块，配置于所述多个凸起图案上。2.根据权利要求1所述的半导体元件，其中所述重配置线路层具有凹凸表面，所述凹凸表面对应于所述多个凸起图案。3.根据权利要求1所述的半导体元件，其中所述重配置线路层与所述焊垫直接接触。4.根据权利要求1所述的半导体元件，还包括：绝缘层，配置于所述重配置线路层上，其中所述绝缘层具有第二开口，所述第二开口暴露所述重配置线路层的表面且对应于所述多个凸起图案；以及球底金属层，至少覆盖所述第二开口的表面，且配置于所述凸块与所述重配置线路层之间。5.根据权利要求1所述的半导体元件，还包括顶盖层配置于所述凸块上。6.根据权利要求1所述的半导体元件，其中所述凸块的顶面具有凹凸表面，所述凹凸表面对应于所述多个凸起图案。7.根据权利要...

【专利技术属性】
技术研发人员：庄坤树，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71