整合扇出型封装制造技术
Integrated fan out package
The embodiment of the invention provides an integrated fan out type package, which integrates fan out type packages, including an integrated circuit, an insulating package, a plurality of conductive vias and a redundant line structure. The integrated circuit includes a plurality of conductive terminals. Sidewall of an integrated circuit coated with an insulating package. Through insulation package of conductive hole. The redistribution line structure is configured on integrated circuits, conductive vias and insulating packages. Electrically connected conductive terminals and conductive vias of a duplicate line structure. A plurality of second contact surfaces of the conductive terminals and the 500 contact surfaces of the conductive through holes are contacted with the redistribution line structure, and the roughness of the first contact surface and the second contact surface is between 100 and 19. The embodiment of the invention has the advantages of low manufacturing cost, good reliability and good yield.
【技术实现步骤摘要】
整合扇出型封装
本专利技术实施例涉及一种半导体结构，尤其涉及一种整合扇出型封装。
技术介绍
由于不同电子组件(例如是晶体管、二极管、电阻、电容等)的积体密度持续地增进，半导体工业经历了快速成长。大部分而言，积体密度的增进是来自于最小特征尺寸(featuresize)上不断地缩减，这允许更多的较小组件整合到一给定区域内。较小的电子组件会需要面积比以往的封装更小的较小封装。半导体组件的其中一部分较小型式的封装包括有四面扁平封装(quadflatpackages，QFPs)、接脚栅格数组(pingridarray，PGA)封装、球栅数组(ballgridarray，BGA)封装等等。目前，整合扇出型封装由于其密实度(compactness)而趋于热门。在整合扇出型封装中，形成在封装胶体上的重布线路结构的可靠度是集成电路封装过程中重要的课题。
技术实现思路
本专利技术实施例提供一种整合扇出型封装及其制造方法。本专利技术实施例提供一种整合扇出型封装，其包括集成电路、绝缘包封体、多个导电通孔以及重布线路结构。集成电路包括多个导电端子。绝缘包封体包覆所述集成电路的侧壁。导电通孔贯穿...
【技术保护点】
一种整合扇出型封装，其特征在于，包括：集成电路，包括多个导电端子；绝缘包封体，包覆所述集成电路的侧壁；多个导电通孔，贯穿所述绝缘包封体；以及重布线路结构，设置于所述集成电路、所述多个导电通孔以及所述绝缘包封体上，所述重布线路结构电连接所述多个导电端子以及所述多个导电通孔，其中所述多个导电端子的多个第一接触表面以及所述多个导电通孔的多个第二接触表面与所述重布线路结构接触，且所述多个第一接触表面以及所述多个第二接触表面的粗糙度介于约100埃到约500埃之间。
【技术特征摘要】
2016.05.17 US 15/156,3391.一种整合扇出型封装，其特征在于，包括：集成电路，包括多个导电端子；绝缘包封体，包覆所述集成电路的侧壁；多个导电通孔，贯穿所述绝缘包封体；以及重布线路结构，设置于所述集成电路、所述...
【专利技术属性】
技术研发人员：邱铭彦，张兢夫，黄信杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。