在三维存储器中形成栅结构的方法及三维存储器技术

本发明专利技术公开了一种在三维存储器中形成栅结构的方法和三维存储器，该包括：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；在沟槽中沉积阻挡层；在阻挡层上沉积第一多晶硅；对第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。采用本发明专利技术的方法可以显著降低晶片上的应力，消除晶界上的悬空键，并且显著提高载流子迁移率和电导率。

A method of forming a grid structure in a three-dimensional memory and a three dimensional memory

The invention discloses a method for forming a gate structure and a three-dimensional memory in the three-dimensional memory includes forming a storage structure on a semiconductor substrate wherein the storage structure positioned on the semiconductor substrate includes a plurality of insulating layers; through a plurality of insulating layers forming a plurality of grooves, groove between two adjacent insulating layer; depositing a barrier layer in the trench; the barrier layer deposited on the first polysilicon; heat treatment is carried out on the first polysilicon, the first polysilicon after heat treatment; the first P in situ doping on the first polysilicon after heat treatment; the first polysilicon etching the first P doped in situ; and after the first polysilicon doped first in situ etching P after the deposition of W. The method of this invention can significantly reduce the stress on the wafer, eliminate the suspended key on the grain boundary, and significantly improve the carrier mobility and electrical conductivity.

【技术实现步骤摘要】
在三维存储器中形成栅结构的方法及三维存储器
本专利技术涉及一种三维存储器的制备方法，特别涉及一种在三维存储器中形成栅结构的方法及三维存储器。
技术介绍
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大进步。但是近几年来，平面型存储器的发展遇到了各种挑战，为了克服平面存储器的诸多缺陷，应运而生的是三维存储器。目前比较先进的三维存储器制造方法记载于中国专利公开文本CN106847820A中。在该现有技术文献中，提出了一种新的制造三维存储器的方法，其中必要的制备工艺包括：在绝缘层之间形成栅结构，其中，该栅结构从内到外依次包括高K介质阻挡层、种子层、金属钨。但是这样的结构以及与该结构紧密相连的制造工艺存在如下缺陷：直接沉积阵列共源(ACS)钨(金属钨)导致晶片中存在巨大的应力，该应力又会导致一系列问题，例如：翘曲引发的加工过程中晶片滑移、印刷散焦等问题。如何降低晶片中存在的应力，是目前三维存储器制造领域亟需解决的问题。
技术实现思路
本专利技术的目的在于提供一种在三维存储器中形成栅结构的方法，从而克服现有技术中的缺点。本专利技术的目的是通过以下技术方案实现的。一种在三维存储器中形成栅结构的方法，该方法包括：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；在沟槽中沉积阻挡层；在阻挡层上沉积第一多晶硅；对第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。优选地，上述技术方案中，在对热处理之后的第一多晶硅进行第一P原位掺杂之后，在第一P原位掺杂后的第一多晶硅上沉积第二多晶硅；对第二多晶硅进行热处理，得到热处理之后的第二多晶硅；对热处理之后的第二多晶硅进行第二P原位掺杂；刻蚀第二P原位掺杂后的第二多晶硅；以及在经过刻蚀的第二P原位掺杂后的第二多晶硅上沉积W。优选地，上述技术方案中，沉积第一多晶硅和第二多晶硅的条件为：以N2稀释的SiH4和PH3为反应气体，利用LPCVD进行沉积。优选地，上述技术方案中，LPCVD的反应温度是400-800℃。优选地，上述技术方案中，反应腔室压力是0.1-1Torr。优选地，上述技术方案中，对第一多晶硅进行热处理以及对第二多晶硅进行热处理具体为：在NH3气氛中对第一多晶硅以及第二多晶硅进行热处理。优选地，上述技术方案中，第一P原位掺杂及第二P原位掺杂具体为：利用原位PH3注入方法和/或POCl3扩散方法进行第一P原位掺杂及第二P原位掺杂。优选地，上述技术方案中，优选地，上述技术方案中，方法还包括：在第一多晶硅上沉积W之后，进行化学机械抛光。优选地，上述技术方案中，方法还包括：在第二多晶硅上沉积W之后，进行化学机械抛光。本专利技术的另一目的是提供一种三维存储器。该目的是通过以下技术方案实现，一种三维存储器，三维存储器包括栅结构，该栅结构是使用前述方法制成的。本专利技术的各个方面的优点在于：1、通过将沟槽中的ACS-W填充部分替换为多晶硅，可以显著降低晶片在X、Y方向上的应力，从而避免现有技术中存在的问题；2、通过使用NH3气体对多晶硅进行热处理，可以消除缺陷状态，并且可以消除晶界上的悬空键，从而提高半导体的性能(例如：更低的门-氧漏电电流和更高的氧击穿电压)；3、利用PH3注入方法和/或POCl3扩散方法进行P的原位掺杂，显著提高了载流子迁移率并且将电导率提高了数个数量级。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：附图1a示出了本申请的三维存储器的结构图；附图1b-1c示出了现有技术中形成栅结构的结构流程图；附图2示出了本申请实施例提供的形成栅结构的方法流程图；附图3示出了本申请另外的实施例提供的形成栅结构的方法流程图；附图4示出了使用本申请实施例的方法得到的栅结构的结构图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。图1a示出了本申请的三维存储器的结构图。如图1a所示的三维存储器结构包括：半导体衬底115，堆叠结构116，共源极117，栅结构114，绝缘层100，第一电极连接线102，第二电极连接线101，过孔109，绝缘填充结构110。其中，第一电极连接线102通过过孔109与共源极117接触。堆叠结构116具体包括：阻挡层104，存储层105，隧穿层106，多晶硅层107；栅结构114具体包括：高K介质阻挡层111，种子层112，金属栅113。制造这种三维存储器的方法可以是现有技术中已经存在的任意方法。除对于栅结构的制造工艺以外，本公开内容并不限定三维存储器中其它结构的制造工艺，这样的制造工艺例如可以是描述于CN106847820A的制造方法，包括：提供一半导体衬底115；在半导体衬底一表面形成金属(金属W)层；对金属层刻蚀为条形的共源极117；在半导体衬底115朝向共源极117一侧形成存储结构，其中，存储结构包括：位于共源极背离半导体衬底115一侧的多个绝缘层100，多个贯穿多个绝缘层的沟道孔(即未插入第二电极连接线101、未进行填充之前也未沉积堆叠结构之前的位于绝缘层100内侧的沟道)及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽、且每一个沟槽对应共源极，以及，位于相邻两个绝缘层之间的栅结构；对沟槽进行绝缘填充；在存储结构背离半导体衬底一侧形成第一电极连线102和多个第二电极连线101，其中，第一电极连线与共源极通过过孔109接触，每一个第二电极连线与堆叠结构接触。其中，半导体衬底可以是本领域公知的任何类型的半导体，其电阻率和缺陷数量的要求可以根据实际情况而定；其中，可以将金属层刻蚀为条形的共源极117；其中，在所述半导体衬底朝向共源极一侧形成交替堆叠的多个绝缘层和多个牺牲层，绝缘层和牺牲层沿垂直半导体衬底的表面的竖直方向堆叠。其中，作为示例而非限定，绝缘层的材质可以为二氧化硅，牺牲层的材质可以为氮化硅，二氧化硅绝缘层还可以掺杂有磷、硼、氟、碳等杂质。而后，贯穿多个绝缘层和多个牺牲层形成多个沟道孔。在沟道孔内形成堆叠结构。其中，堆叠结构116包括有：形成在沟道孔侧壁的阻挡层104，其中，阻挡层104的材质可以为二氧化硅材质；形成在阻挡层104背离沟道孔一侧的存储层105，其中，存储层105的材质可以为氮化硅材质；形成在存储层105背离阻挡层104一侧的隧穿层106，其中，隧穿层106的材质可以为二氧化硅材质；形成在隧穿层106背离存储层105一侧的多晶硅层107，而后进行沟道孔内底部刻蚀，刻蚀完毕后进行外延硅的生长，最后进行二氧化硅的填充。贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽，且一所述沟槽对应所述共源极，去除所述多个牺牲层。去除牺牲层完毕后，在沟槽本文档来自技高网...

【技术保护点】
一种在三维存储器中形成栅结构的方法，其特征在于，所述方法包括：在半导体衬底上形成存储结构，其中，所述存储结构包括位于所述半导体衬底上的多个绝缘层；贯穿多个所述绝缘层形成多个沟槽，所述沟槽位于相邻两个所述绝缘层之间；在所述沟槽中沉积阻挡层；在所述阻挡层上沉积第一多晶硅；对所述第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对所述热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀所述第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。

【技术特征摘要】
1.一种在三维存储器中形成栅结构的方法，其特征在于，所述方法包括：在半导体衬底上形成存储结构，其中，所述存储结构包括位于所述半导体衬底上的多个绝缘层；贯穿多个所述绝缘层形成多个沟槽，所述沟槽位于相邻两个所述绝缘层之间；在所述沟槽中沉积阻挡层；在所述阻挡层上沉积第一多晶硅；对所述第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对所述热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀所述第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。2.如权利要求1所述的方法，其特征在于，所述方法还包括：在对所述热处理之后的第一多晶硅进行第一P原位掺杂之后，在所述第一P原位掺杂后的第一多晶硅上沉积第二多晶硅；对所述第二多晶硅进行热处理，得到热处理之后的第二多晶硅；对所述热处理之后的第二多晶硅进行第二P原位掺杂；刻蚀所述第二P原位掺杂后的第二多晶硅；以及在经过刻蚀的第二P原位掺杂后的第二多晶硅上沉积W。3.如权利要求1或2所述的方法，其特征在于，沉积所述第一多晶硅和第二多晶硅的...

【专利技术属性】
技术研发人员：肖莉红，吕震宇，陶谦，姚兰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42