一种磁性随机存储器顶电极连接孔的形成方法技术

本发明专利技术提供了一种磁性随机存储器顶电极连接孔的形成方法，步骤如下：S1.提供包括底电极、第一电介质层、MTJ结构单元、钽顶电极和第二电介质层的衬底；S2.在衬底上依次形成氮化硅膜层、顶电极连接孔刻蚀阻挡层和第三电介质层；S3.图形化转移顶电极连接孔图案到第三电介质层；S4.刻蚀第三电介质层，并去掉在图形化转移中残留的有机物，使图案转移到刻蚀阻挡层；S5.对刻蚀阻挡层进行刻蚀；S6.刻蚀氮化硅层；S7.去掉残留的有机物；S8.在顶电极连接孔内壁形成扩散阻止层；S9.采用铜或者钨填充顶电极连接孔，并采用CMP磨平填充物。本发明专利技术有效地降低了磁性随机存储器电路顶电极连接孔和MTJ单元短路的风险。

A method for forming the top electrode connection holes in magnetic random access memory

The present invention provides a magnetic random memory top electrode connection hole forming method includes the following steps: S1. includes a bottom electrode, a first dielectric layer, the structure of MTJ unit, tantalum top electrode and a second dielectric layer of the substrate; the substrate S2. are sequentially formed on the silicon nitride film and a top electrode connecting hole etching barrier layer and the third medium layer; S3. graphic transfer top electrode connecting hole pattern to the third dielectric layer; etching S4. third dielectric layer, and removing organic matter transfer residues in the graphic, the pattern transferred to the etching barrier layer; S5. etching the etch stop layer; S6. etching the silicon nitride layer; removing residual organic matter S7. S8.; diffusion in the top electrode layer formed on the inner wall of the connecting hole stop; S9. adopts copper or tungsten filled the top electrode connecting hole, and the CMP smooth filling. The invention effectively reduces the risk of the short circuit of the top electrode connection hole and the MTJ unit in the magnetic random memory circuit.

【技术实现步骤摘要】
一种磁性随机存储器顶电极连接孔的形成方法
本专利技术涉及一种磁性随机存储器(MRAM，MagneticRadomAccessMemory)顶电极连接孔(TEV，TopElectrodeVia)的形成方法，属于集成电路制造

技术介绍
近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应的磁性随机存储器(MRAM)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，SpinTransferTorque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，作为顶电极导电通道，直接和顶电极连接孔(TEV)连接；电介质氧化硅会填充MTJ结构单元之间的空隙部分，以防止MRAM回路的短路。在现有的技术条件下，一般采用顶电极连接孔(TEV)实现顶电极和位线的连接。为了降低回路的电阻，通常会把TEV的横截面做的很大，然而在制备TEV的过程中一般采用碳氟气体(比如C4F8、CF4、CHF3和CH2F2等)来进行刻蚀，这种气体很容易刻蚀或者损伤填充在MTJ和Ta顶电极周围的电介质，从而增加了MTJ到顶电极连接孔之间漏电的风险。
技术实现思路
本专利技术提供一种磁性随机存储器顶电极连接孔(TEV)的形成方法，选用SiN作为顶电极连接孔(TEV)底部层电介质材料，并采用CH3F/O2等气体对其进行刻蚀，使得顶电极底部层(SiN)对填充在MTJ和钽(Ta)顶电极周围的电介质层(SiO2)的刻蚀选择比高达20以上，并且形成了更倾斜的TEV底部侧壁，从而有效的降低了MRAM电路顶电极连接孔和MTJ单元短路的风险。具体步骤如下：一种磁性随机存储器顶电极连接孔的形成方法，如图1所示，包括以下步骤：步骤S1：提供表面抛光的包括底电极、第一电介质层、磁性隧道结结构单元、钽顶电极和第二电介质层的衬底。优选地，第二电介质层为SiO2。步骤S2：在衬底上依次形成氮化硅层、顶电极连接孔刻蚀阻挡层和第三电介质层。优选地，氮化硅层的厚度为5nm～10nm。优选地，顶电极连接孔刻蚀阻挡层为SiCN，厚度为20nm～40nm。步骤S3：以光刻胶(PR，PhotoResist)、抗反射层和碳膜层定义顶电极连接孔(TEV)图案，并转移顶电极连接孔图案到第三电介质层。优选地，第三电介质层为SiO2，厚度为150nm～300nm。优选地，抗反射层为电介质抗反射层单层结构或者底部抗反射层和电介质抗反射层的双层结构，电介质抗反射层的厚度为20nm～60nm，底部抗反射层的厚度为20nm～40nm；碳膜的厚度为150nm～300nm；光刻胶的厚度为80nm～150nm。步骤S4：采用主要含C4F8或者C4F6等的气体刻蚀第三电介质层，并用O2去掉在图形化转移过程中残留的有机物，使顶电极连接孔图案转移到顶电极连接孔刻蚀阻挡层。步骤S5：采用主要含CH2F2/CF4或者CH2F2/CHF3等的气体对顶电极连接孔刻蚀阻挡层进行刻蚀。步骤S6：采用主要含CH3F/O2等的气体刻蚀氮化硅层。优选地，CH3F/O2的刻蚀气体的压强40mT～100mT，加入Ar或者He作为稀释气体。步骤S7：采用N2/H2气体去掉残留的有机物。步骤S8：在顶电极连接孔的内壁形成扩散阻止层。步骤S9：采用铜或者钨填充顶电极连接孔，并采用化学机械抛光方法(CMP，ChemicalMechanicalPolish)磨平填充物。优选地，扩散阻止层选用氮化钛或者氮化钽，扩散阻止层厚度为0.5nm～2nm，扩散阻止层采用原子束沉积或化学气相沉积。更优选地，扩散阻止层选用氮化钽，并用铜填充顶电极连接孔；铜填充采用电镀的方式，先用PVD的方法生长一层铜种子层，然后再电镀。或者，扩散阻止层选用氮化钛，并用钨填充顶电极连接孔；钨填充使用钨靶，通过物理溅射、化学气相沉积或离子束的方式实现。本专利技术的有益效果：与现有技术相比，本专利技术提供的一种磁性随机存储器顶电极连接孔(TEV)的形成方法，使得顶电极底部层(SiN)对填充在MTJ和钽(Ta)顶电极周围的电介质层(SiO2)的刻蚀选择比高达20以上，并且形成了更倾斜的TEV底部侧壁，从而有效的降低了MRAM电路顶电极连接孔和MTJ单元短路的风险。以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。附图说明图1是本专利技术的一种磁性随机存储器顶电极连接孔的形成方法的流程图；图2是本专利技术一个较佳实施例中的包括底电极、第一电介质层、MTJ单元、顶电极和第二电介质层的衬底的示意图；图3是本专利技术一个较佳实施例中的依次沉积SiN膜层、刻蚀阻挡层和第三电介质层后的示意图；图4是本专利技术一个较佳实施例中的多层膜图形化定义TEV图案PR曝光后的示意图，其中的抗反射层为电介质抗反射层单层结构；图5是本专利技术另一个较佳实施例中的多层膜图形化定义TEV图案PR曝光后的示意图，其中的抗反射层为底部抗反射层和电介质抗反射层的双层结构；图6是本专利技术一个较佳实施例中的图形化转移TEV图案到第三电介质顶部之后的示意图；图7是本专利技术一个较佳实施例中的对第三电介质进行刻蚀后的示意图；图8是本专利技术一个较佳实施例中的对刻蚀阻止层进行刻蚀后的示意图；图9是本专利技术一个较佳实施例中的对SiN进行刻蚀之后的示意图；图10是本专利技术一个较佳实施例中的在TEV内表面形成一层扩散阻止层后的示意图；图11是本专利技术一个较佳实施例中的金属铜或者钨填充TEV后，并用化学机械抛光填充物后的示意图。图中所示：100-包括底电极、第一电介质层、MTJ结构单元、钽顶电极和第二电介质层的衬底，101-底电极，102-第一电介质层，103-MTJ结构单元，104-钽顶电极，105-第二电介质层，201-氮化硅膜层，202-顶电极连接孔刻蚀阻挡层，本文档来自技高网...

【技术保护点】
一种磁性随机存储器顶电极连接孔的形成方法，其特征在于，包括以下步骤：步骤S1：提供表面抛光的包括底电极、第一电介质层、磁性隧道结结构单元、钽顶电极和第二电介质层的衬底；步骤S2：在所述衬底上依次形成氮化硅层、顶电极连接孔刻蚀阻挡层和第三电介质层；步骤S3：以光刻胶、抗反射层和碳膜层定义顶电极连接孔图案，并转移所述顶电极连接孔图案到所述第三电介质层；步骤S4：采用主要含C4F8或者C4F6的气体刻蚀所述第三电介质层，并用O2去掉在图形化转移过程中残留的有机物，使所述顶电极连接孔图案转移到所述顶电极连接孔刻蚀阻挡层；步骤S5：采用主要含CH2F2/CF4或者CH2F2/CHF3的气体对所述顶电极连接孔刻蚀阻挡层进行刻蚀；步骤S6：采用主要含CH3F/O2的气体刻蚀所述氮化硅层；步骤S7：采用N2/H2气体去掉残留的有机物；步骤S8：在顶电极连接孔的内壁形成扩散阻止层；步骤S9：采用铜或者钨填充所述顶电极连接孔，并采用化学机械抛光方法磨平填充物。

【技术特征摘要】
1.一种磁性随机存储器顶电极连接孔的形成方法，其特征在于，包括以下步骤：步骤S1：提供表面抛光的包括底电极、第一电介质层、磁性隧道结结构单元、钽顶电极和第二电介质层的衬底；步骤S2：在所述衬底上依次形成氮化硅层、顶电极连接孔刻蚀阻挡层和第三电介质层；步骤S3：以光刻胶、抗反射层和碳膜层定义顶电极连接孔图案，并转移所述顶电极连接孔图案到所述第三电介质层；步骤S4：采用主要含C4F8或者C4F6的气体刻蚀所述第三电介质层，并用O2去掉在图形化转移过程中残留的有机物，使所述顶电极连接孔图案转移到所述顶电极连接孔刻蚀阻挡层；步骤S5：采用主要含CH2F2/CF4或者CH2F2/CHF3的气体对所述顶电极连接孔刻蚀阻挡层进行刻蚀；步骤S6：采用主要含CH3F/O2的气体刻蚀所述氮化硅层；步骤S7：采用N2/H2气体去掉残留的有机物；步骤S8：在顶电极连接孔的内壁形成扩散阻止层；步骤S9：采用铜或者钨填充所述顶电极连接孔，并采用化学机械抛光方法磨平填充物。2.根据权利要求1所述的一种磁性随机存储器顶电极连接孔的形成方法，其特征在于，所述第二电介质层为SiO2。3.根据权利要求1所述的一种磁性随机存储器顶电极连接孔的形成方法，其特征在于，所述氮化硅层的厚度为5nm～10nm。4.根据权利要求1所述的一种磁性随机存储器顶电极连接孔的形成方法，其特征在于，所述顶电极连接孔刻蚀阻挡层为SiCN，厚度为20nm～40nm...

【专利技术属性】
技术研发人员：张云森，肖荣福，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海,31