采用布置在多个堆叠式金属层中的源线(SL)和/或位线(BL)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元制造技术

公开了采用布置在多个堆叠式金属层中的源线(204)和/或位线(206)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元(200)。还公开了相关方法和系统。在本文中所公开的各方面，该MRAM位单元被提供在存储器阵列中。该MRAM位单元被制造在集成电路(IC)(202)中，其中源线和/或位线由布置在半导体层(210)之上的多个堆叠式金属层形成以减小源线的电阻。以此方式，如果IC中的节点尺寸被缩小，则可以维持或减小源线和/或位线的电阻以避免生成用于MRAM位单元的写操作的写电流的驱动电压的增大。

A MRAM bit unit for reducing the resistance of a magnetic random access memory (MRAM) bit cell using a source line (SL) and / or a bit line (BL) arranged in a plurality of stacked metal layers

A MRAM bit unit (200) is disclosed to reduce the resistance of a magnetic random access memory (MRAM) bit unit by using the source lines (204) and / or bit lines (206) arranged in a plurality of stacked metal layers. Related methods and systems are also disclosed. In all aspects disclosed herein, the MRAM bit unit is provided in the memory array. The MRAM bit cell is fabricated in an integrated circuit (IC) (202), in which the source line and / or bit line are formed by a plurality of stacked metal layers arranged over the semiconductor layer (210) to reduce the resistance of the source line. In this way, if the size of the node in the IC is reduced, the resistance of the source line and / or bit line can be maintained or reduced to avoid the increase of the driving voltage that generates the write current for the MRAM bit cell.

【技术实现步骤摘要】
【国外来华专利技术】采用布置在多个堆叠式金属层中的源线(SL)和/或位线(BL)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元优先权申请本申请要求于2015年2月27日提交的题为“MAGNETICRANDOMACCESSMEMORY(MRAM)BITCELLSEMPLOYINGSOURCELINES(SLs)AND/ORBITLINES(BLs)DISPOSEDINMULTIPLE,STACKEDMETALLAYERSTOREDUCEMRAMBITCELLRESISTANCE(采用布置在多个堆叠式金属层中的源线(SL)和/或位线(BL)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元)”的美国临时专利申请S/N.62/121,982的优先权，其全部内容通过援引纳入于此。本申请还要求于2015年9月16日提交的题为“MAGNETICRANDOMACCESSMEMORY(MRAM)BITCELLSEMPLOYINGSOURCELINES(SLs)AND/ORBITLINES(BLs)DISPOSEDINMULTIPLE,STACKEDMETALLAYERSTOREDUCEMRAMBITCELLRESISTANCE(采用布置在多个堆叠式金属层中的源线(SL)和/或位线(BL)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元)”的美国专利申请S/N.14/856,316的优先权，其全部内容通过援引纳入于此。背景I.公开领域本公开的技术一般涉及磁性隧道结(MTJ)，尤其涉及在磁性随机存取存储器(MRAM)位单元中被采用以提供MRAM的MTJ。II.
技术介绍
在电子设备中的集成电路(IC)中使用半导体存储器件以提供数据存储。半导体存储器件的一个示例是磁性随机存取存储器(MRAM)。MRAM是非易失性存储器，其中数据通过编程作为MRAM位单元的一部分的磁性隧道结(MTJ)来存储。MRAM的一个优点在于，即使在功率被关闭时，MRAM位单元中的MTJ也能保持所存储的信息。这是因为，数据作为小型磁性元件(而非作为电荷或电流)存储在MTJ中。就此而言，MTJ包括布置在固定或钉扎铁磁层(“钉扎层”)之上或之下的自由铁磁层(“自由层”)。自由层和钉扎层被由薄的非磁性介电层形成的隧道结或势垒分隔开。该自由层的磁取向可被改变，但是该钉扎层的磁取向保持固定或“钉扎”。可以根据自由层与钉扎层之间的磁取向来在MTJ中存储数据。当自由层和钉扎层的磁取向彼此反平行(AP)时，存在第一存储器状态(例如，逻辑‘1’)。当自由层和钉扎层的磁取向彼此平行(P)时，存在第二存储器状态(例如，逻辑‘0’)。可以通过感测电流流经MTJ时的电阻来感测自由层和钉扎层的磁取向以读取存储在该MTJ中的数据。也可以通过施加磁场将自由层相对于钉扎层的取向改变为P或AP磁取向来在MTJ中写入和存储数据。MTJ器件中的新近发展涉及自旋转移矩(STT)-MRAM器件。在STT-MRAM器件中，载流子电子的自旋极化(而非磁场的脉冲)被用来编程存储在MTJ中的状态(即，‘0’或‘1’)。图1解说了STT-MTJ100。STT-MTJ100作为MRAM位单元102的一部分来提供以存储非易失性数据。金属氧化物半导体(通常为n型MOS，即，NMOS)存取晶体管104被提供以控制对STT-MTJ100的读和写。存取晶体管104的漏极(D)被耦合到STT-MTJ100的底部电极106，该底部电极106例如被耦合到钉扎层108。字线(WL)被耦合到存取晶体管104的栅极(G)。存取晶体管104的源极(S)通过源线(SL)耦合到电压源(VS)。电压源(VS)在源线(SL)上提供电压(VSL)。位线(BL)被耦合到STT-MTJ100的顶部电极110，该顶部电极110例如被耦合到自由层112。钉扎层108和自由层112被隧道势垒114分隔开。继续参照图1，在向STT-MTJ100写入数据时，存取晶体管104的栅极(G)通过激活字线(WL)来激活。位线(BL)上的电压(VBL)与源线(SL)上的电压(VSL)之间的电压差被施加。作为结果，在存取晶体管104的漏极(D)与源极(S)之间生成写电流(I)。如果图1中的STT-MTJ100的磁取向要从AP改变为P，则生成从自由层112流向钉扎层108的写电流(IAP-P)。这在自由层112处引发自旋转移矩(STT)以将自由层112相对于钉扎层108的磁取向改变为P。如果磁取向要从P改变为AP，则产生从钉扎层108流向自由层112的电流(IP-AP)，这在自由层112处引发STT以将自由层112相对于钉扎层108的磁取向改变为AP。继续参照图1，作为示例，为了改变自由层112的磁取向而需要在MRAM位单元102的位线(BL)与源线(SL)之间生成的写电流(I)可以为五十(50)到三百(300)微安(μA)。因为制造工艺允许节点在尺寸上被进一步缩小以减小给定芯片的面积或封装尺寸，所以金属互连电阻因芯片中可用于金属互连的减小的横截面积而增大。由此，例如，如果图1中的MRAM位单元102的尺寸在节点尺寸被缩小时维持在给定芯片或封装中，则针对给定供电电压(Vs)跨STT-MTJ100生成的写电流(I)量将因位线(BL)和源线(SL)中的增大的电阻而减小(即，写电流(I)＝(VSL-VBL)/电阻)。由此，STT-MTJ100的写电流(I)裕量被减小，这可导致MRAM位单元102的降低的写性能和良率损失。为了解决因节点尺寸缩小而引起的MRAM位单元102中增大的电阻的问题，由外围电路供应的电压(VBL和VSL)可被增大以将写电流(I)维持为在MRAM位单元102中执行写操作所必需的所要求电流电平。然而，增大供电电压(Vs)增加了功耗，这可能是不期望的。由此，该增加的功耗可能是MRAM阵列大小中的限制因素。但是在许多芯片设计中，增大供电电压(Vs)或许是不可能的，因为供电电压(Vs)根据一般半导体技术缩放来减小例如以维持栅极电介质完好性并降低芯片中的整体功耗。公开概述本公开的各方面涉及采用布置在多个堆叠式金属层中的源线和/或位线以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元。还公开了相关方法和系统。MRAM位单元中的源线和位线的金属互连电阻对MRAM位单元的整体电阻作出贡献。MRAM位单元的电阻影响针对在包括MRAM位单元的MRAM阵列的边沿处施加的给定电压在MRAM位单元中生成的写电流量。当节点尺寸被缩小时，金属互连电阻因集成电路(IC)中可用于金属互连的减小的横截面积而增大。然而，金属导线的数目通常增加，因为光刻限制减少或消除了IC中自由形成的布线，并且需求增长以通过互连来耦合较大数目的逻辑门。由此，在本文中所公开的各方面，IC中这些额外的堆叠式金属层可被用来在MRAM位单元中形成源线和/或位线以补偿原本在节点尺寸缩小之后在单个金属层源线和/或位线中将发生的增大的电阻。通过在多个堆叠式金属层中形成源线和/或位线以维持或甚至减小源线和/或位线的电阻，MRAM位单元的电阻可按需维持或甚至减小，即使MRAM位单元节点尺寸被缩小亦如此。就此而言，在本文中所公开的各方面，MRAM位单元被制造在IC中以提供存储器阵列。本文档来自技高网...

【技术保护点】
一种包括至少一个磁性随机存取存储器(MRAM)位单元的集成电路(IC)，所述至少一个MRAM位单元包括：存取晶体管，其被布置在所述IC的半导体层中，所述存取晶体管包括栅极、源极和漏极；磁性隧道结(MTJ)，其被布置在所述IC中布置在所述半导体层之上的金属层中，所述MTJ包括第一端电极和第二端电极；漏极侧连接柱，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述漏极侧连接柱将所述存取晶体管的漏极耦合到所述MTJ的所述第一端电极；位线，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述位线被耦合到所述MTJ的所述第二端电极；以及源线，其被布置在所述IC中在所述半导体层之上的多个堆叠式金属层中并被耦合到所述存取晶体管的源极。

【技术特征摘要】
【国外来华专利技术】2015.02.27 US 62/121,982;2015.09.16 US 14/856,3161.一种包括至少一个磁性随机存取存储器(MRAM)位单元的集成电路(IC)，所述至少一个MRAM位单元包括：存取晶体管，其被布置在所述IC的半导体层中，所述存取晶体管包括栅极、源极和漏极；磁性隧道结(MTJ)，其被布置在所述IC中布置在所述半导体层之上的金属层中，所述MTJ包括第一端电极和第二端电极；漏极侧连接柱，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述漏极侧连接柱将所述存取晶体管的漏极耦合到所述MTJ的所述第一端电极；位线，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述位线被耦合到所述MTJ的所述第二端电极；以及源线，其被布置在所述IC中在所述半导体层之上的多个堆叠式金属层中并被耦合到所述存取晶体管的源极。2.如权利要求1所述的IC，其特征在于，所述源线包括布置在所述多个堆叠式金属层中并电耦合在一起的多条堆叠式金属线。3.如权利要求2所述的IC，其特征在于，所述源线的所述多条堆叠式金属线当中的至少两条金属线具有彼此不同的长度。4.如权利要求2所述的IC，其特征在于，所述源线的所述多条堆叠式金属线当中的至少两条金属线具有彼此不同的宽度。5.如权利要求2所述的IC，其特征在于，所述源线的所述多条堆叠式金属线当中的至少两条金属线具有彼此不同的长度和宽度。6.如权利要求2所述的IC，其特征在于，进一步包括：布置在所述IC中在所述源线的所述多条堆叠式金属线当中的至少两条金属线之间的至少一个延长通孔，所述至少一个延长通孔将所述源线的所述多条堆叠式金属线当中的所述至少两条金属线电耦合在一起。7.如权利要求1所述的IC，其特征在于，所述位线被布置在所述IC中布置在所述半导体层之上的多个堆叠式金属层中。8.如权利要求7所述的IC，其特征在于，所述位线包括布置在所述多个堆叠式金属层中并电耦合在一起的多条堆叠式金属线。9.如权利要求8所述的IC，其特征在于，所述位线的所述多条堆叠式金属线当中的至少两条金属线具有彼此不同的长度和宽度。10.如权利要求8所述的IC，其特征在于，进一步包括：布置在所述IC中在所述位线的所述多条堆叠式金属线当中的至少两条金属线之间的至少一个延长通孔，所述至少一个延长通孔将所述位线的所述多条堆叠式金属线当中的所述至少两条金属线电耦合在一起。11.如权利要求1所述的IC，其特征在于，进一步包括：布置在所述IC中的至少一个MRAM专用金属层，其中所述位线被布置在所述至少一个MRAM专用金属层中。12.如权利要求1所述的IC，其特征在于：所述至少一个MRAM位单元包括多个MRAM位单元；以及所述位线包括耦合在所述多个MRAM位单元的所述MTJ的所述第一端电极与所述多个MRAM位单元的每个存取晶体管的漏极之间的共享位线。13.如权利要求1所述的IC，其特征在于，所述源线的电阻和所述位线的电阻为大致相等的电阻。14.如权利要求1所述的IC，其特征在于，所述MTJ进一步包括：隧道势垒，其在所述第一端电极与所述第二端电极之间；自由层，其在所述第二端电极与所述隧道势垒之间；以及钉扎层，其在所述第一端电极与所述隧道势垒之间。15.如权利要求1所述的IC，其特征在于，进一步包括：布置在所述IC中的字线，其中所述字线被耦合到所述存取晶体管的栅极。16.如权利要求1所述的IC，其特征在于，所述至少一个MRAM位单元包括至少一个1T-1MTJMRAM位单元。17.如权利要求1所述的IC，其特征在于，所述至少一个MRAM位单元包括至少一个2T-1MTJMRAM位单元。18.如权利要求1所述的IC，其特征在于，所述至少一个MRAM位单元包括至少一个2T-2MTJMRAM位单元。19.权利要求1所述的IC，其特征在于，所述至少一个MRAM位单元包括MRAM阵列中的多个MRAM位单元。20.如权利要求1所述的IC，其特征在于，所述IC被集成到选自包括以下各项的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；以及便携式数字视频播放器。21.一种在集成电路(IC)中制造磁性随机存取存储器(MRAM)位单元的方法，包括：在半导体层中形成存取晶体管，所述存取晶体管包括栅极、源极和漏极；在布置在所述半导体层之上的金属层中形成磁性隧道结(MTJ)，所述MTJ包括第一端电极和第二端电极；在所述IC中在所述半导体层之上的至少一个金属层中形成将所述存取晶体管的漏极耦合到所述MTJ的所述第一端电极的漏极侧连接柱；在所述半导体层之上的至少一个金属层中形成耦合到所述MTJ的所述第二端电极的位线；以及在所述IC中在所述半导体层之上的多个堆叠式金属层中形成耦合到所述存取晶体管的源极的源线。22.如权利要求21所述的方法，其特征在于，形成所述源线包括：在所述多个堆叠式金属层中的电耦合在一起的多条堆叠式金属线中形成所述源线。23.如权利要求22所述的方法，其特征在于，进一步包括：形成布置在所述IC中在所述源线的所述多条堆叠式金属线当中的至少两条金属线之间的至少一个延长通孔以将所述源线的所述多条堆叠式金属线当中的所述至少两条金属线耦合在一起。24.如权利要求21所述的方法，其特征在于，形成所述位线包括在所述IC中布置在所述半导体层之上的多个堆叠式金属层中形成所述位线。25.如权利要求24所述的方法，其特征在于，形成所述位线包括：形成布置在所述多个堆叠式金属层中的电耦合在一起的多条堆叠...

【专利技术属性】
技术研发人员：Y·陆，X·朱，S·H·康，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US