与三维存储器器件集成的无源器件制造技术

三维存储器器件，包含含有多个非易失性存储器器件的存储器器件区域、含有有源驱动器电路器件的外围器件区域以及外围器件区域和存储器器件区域之间的阶梯表面区域，阶梯表面区域含有多个无源驱动器电路器件。

【技术实现步骤摘要】
【国外来华专利技术】与三维存储器器件集成的无源器件相关申请的交叉引用本申请要求2015年6月15日提交的申请号为14/739，284和2015年6月15日提交的申请号为14/739，354的美国非临时申请的优先权，前述申请的全部内容通过引用并入本文。
本公开总体上涉及半导体器件的领域，并且具体涉及与三维存储器器件兼容的无源器件及其制造方法。
技术介绍
无源器件是指提供具有或不具有与正弦电输入成线性比例的相位变化的输出的器件。无源器件不具有打开或关闭输出的能力。无源器件包含例如电阻器、电容器和电感器。除了诸如晶体管的有源器件之外，半导体电路常规地使用无源器件。
技术实现思路
根据本公开的一个方面，提供了一种三维存储器器件，包括含有多个非易失性存储器器件的存储器器件区域，含有有源驱动器电路器件的外围器件区域以及外围器件区域和存储器器件区域之间的第一阶梯表面区域，其含有多个无源驱动器电路器件。根据本公开的另一个方面，提供了一种包括电容器的组的器件，所述器件包括交替层的堆叠体，交替层包含位于基板之上的电绝缘层和导电层，其中每个下层的导电层位于堆叠体内，并且具有至少一个上层的导电层，上层的导电层比下层的导电层侧向地延本文档来自技高网...

【技术保护点】
一种三维存储器器件，包括：存储器器件区域，所述存储器器件区域含有多个非易失性存储器器件；外围器件区域，所述外围器件区域含有有源驱动器电路器件；以及第一阶梯表面区域，所述第一阶梯表面区域在所述外围器件区域和所述存储器器件区域之间，所述第一阶梯表面区域含有多个无源驱动器电路器件。

【技术特征摘要】
【国外来华专利技术】2015.06.15 US 14/739,284;2015.06.15 US 14/739,3541.一种三维存储器器件，包括：存储器器件区域，所述存储器器件区域含有多个非易失性存储器器件；外围器件区域，所述外围器件区域含有有源驱动器电路器件；以及第一阶梯表面区域，所述第一阶梯表面区域在所述外围器件区域和所述存储器器件区域之间，所述第一阶梯表面区域含有多个无源驱动器电路器件。2.如权利要求1所述的器件，还包括：交替层的堆叠体，所述交替层包含位于基板上的电绝缘层和导电层，其中所述第一阶梯表面区域含有所述电绝缘层的第一部分和所述导电层的第一部分，并且所述第一阶梯区域位于所述堆叠体的第一侧上；第二阶梯表面区域，所述第二阶梯表面区域含有位于所述堆叠体的第二侧上的所述电绝缘层的第二部分和所述导电层的第二部分；多个半导体沟道，所述多个半导体沟道位于所述堆叠体中的所述存储器器件区域中，其中所述多个半导体沟道中的每一个的至少一个端部实质上垂直于所述基板的顶表面延伸；多个电荷储存元件，每个电荷储存元件定位为与所述多个半导体沟道中的各自的一个相邻；多个无源器件接触通孔结构，所述多个无源器件接触通孔结构实质上垂直于所述基板的顶表面延伸到所述第一阶梯表面区域中的所述导电层的所述各自的第一部分；以及多个控制栅极接触通孔结构，所述多个控制栅极接触通孔结构实质上垂直于所述基板的顶表面延伸到所述第二阶梯表面区域中的所述导电层的各自的第二部分。3.如权利要求2所述的器件，其中：所述外围器件区域含有感测放大器；所述第二阶梯表面区域包括字线阶梯表面区域；并且所述导电层的第二部分包括实质上平行于所述基板的顶表面延伸的多个控制栅电极，并且所述多个控制栅电极至少包括位于第一器件级中的第一控制栅电极和位于第二器件级中的第二控制栅电极。4.如权利要求3所述的器件，其中：所述多个无源驱动器电路器件包括多个电容器；所述导电层的第一部分包括多个电容器电极；所述电绝缘层的第一部分包括位于所述电容器电极之间的电容器电介质；并且所述导电层中的每一个的各自的第一部分和第二部分位于所述基板上方的相同级处，并且彼此电绝缘。5.如权利要求3所述的器件，其中所述多个无源驱动器电路器件包括多个电阻器。6.一种包括电容器的组的器件，所述器件包括：交替层的堆叠体，所述交替层包括位于基板之上的电绝缘层和导电层，其中每个下层的导电层位于所述堆叠体内，并且具有至少一个上层的导电层，所述上层的导电层比所述下层的导电层侧向地延伸得更远，以形成堆叠体层的侧面上的阶梯表面区域；电介质材料部分，所述电介质材料部分位于所述堆叠体的所述阶梯表面区域上，其中在所述电介质材料部分和所述堆叠体之间的界面包含水平表面组和垂直表面的连续的组，以提供所述阶梯表面区域；电介质填充材料部分的组，所述电介质填充材料部分的组位于沟槽内，所述沟槽垂直地延伸穿过所述交替层的堆叠体，并且侧向地接触所述阶梯表面区域中的所述交替层的堆叠体的侧壁；以及多个接触通孔结构，所述多个接触通孔结构与所述交叠层的堆叠体内的各自的导电层接触，其中所述导电层构成电容器的组的导电部件，并且所述电绝缘层的子组构成所述电容器的组的节点电介质，其中所述组中的每个电容器包括：第一节点，所述第一节点包含各自的垂直相邻对的下层的导电层和从所述下层的导电层向上延伸并穿过所述电介质材料部分的各自的接触通孔结构；以及第二节点，所述第二节点含有各自的垂直相邻对的上层的导电层和从上层的导电层向上延伸并穿过所述电介质材料部分的各自的接触通孔结构。7.如权利要求6所述的器件，其中：所述沟槽中的每一个完全填充有各自的电介质填充材料部分的电介质材料；所述交替层的堆叠体内的所述导电层的所有侧壁表面与选自所述电介质填充材料部分的组的侧壁表面和所述电介质材料部分的侧壁表面的表面接触；所述交替层的堆叠体内的导电层和所述电介质填充材料部分的组之间的整个界面是连续界面；并且所述连续界面贯穿其整体实质上是垂直的。8.如权利要求7所述的器件，其中：所述导电层和所述电介质填充材料部分的组之间的界面毗邻所述导电层和所述电介质材料部分之间的界面；所述导电层和所述电介质填充材料部分的组之间的界面与所述导电层和所述电介质材料部分之间的界面的组合包含所述导电层的全部侧壁表面；所述电介质填充材料部分的组是材料部分的连续组，并且接触所述电介质材料部分；并且所述电介质材料部分是倒退阶梯电介质材料部分，所述倒退阶梯电介质材料部分中所述电介质材料部分在水平平面处的水平截面积不小于所述电介质材料部分在更靠近基板的任何水平平面处的水平截面积。9.如权利要求6所述的器件，其中：所述电容器的组内的每个电容器包括两对垂直相邻导电层；所述电容器的所述第一节点包含第一垂直相邻对的下层的导电层和第二垂直相邻对的导电层；并且所述电容器的所述第二节点包含所述第一垂直相邻对的上层的导电层和所述第二垂直相邻对的另一导电层。10.如权利要求9所述的器件，其中：所述第一垂直相邻对的所述下层的导电层和所述第二垂直相邻对的导电层通过两个接触通孔结构和第一导线结构电短路；并且所述第一垂直相邻对的上层的导电层和所述第二垂直相邻对的所述另一导电层通过两个额外接触通孔结构和第二导线结构电短路。11.如权利要求9所述的器件，其中：所述电容器的组至少包括第一电容器和第二电容器；所述第一电容器包括垂直相邻导电层的第一上对和垂直相邻导电层的第一下对；所述第二电容器包括垂直相邻导电层的第二上对和垂直相邻导电层的第二下对；所述垂直相邻导电层的第二上对覆于所述垂直相邻导电层的第一上对之上；所述垂直相邻导电层的第一上对覆于所述垂直相邻导电层的第一下对之上；并且所述垂直相邻导电层的第一下对覆于所述垂直相邻导电层的第二下对之上。12.如权利要求11所述的器件，其中所述第一上对内的所述垂直相邻导电层之间的上重叠面积和所述第一下对内的所述垂直相邻导电层之间的上重叠面积的总和实质上与所述第二上对内的所述垂直相邻导电层之间的上重叠面积和所述第二下对内的所述垂直相邻导电层之间的上重叠面积的总和相同。13.如权利要求11所述的器件，其中：所述电容器的组内的每个电容器在其中含有的垂直相邻的导电层之间具有实质上相同的总重叠面积；并且所述电容器的组位于以下区域中至少一个中：切口区域、外围器件区域和存储器器件区域之间的第一阶梯表面区域、以及第二阶梯表面区域，所述第二阶梯表面区域包括在所述切口区域和所述外围器件区域之间的阶梯轨迹。14.如权利要求6所述的器件，还包括位于所述基板之上的单片三维存储器器件，所述单片三维存储器器件包括：所述导电层的额外控制栅极部分，所述额外控制栅极部分位于所述堆叠体的所述导电层的相同级处；存储器开口，所述存储器开口延伸穿过所述堆叠体；存储器膜，所述存储器膜位于所述存储器开口内；以及半导体沟道，所述半导体沟道位于所述存储器膜内。15.如权利要求14所述的器件，其中：所述电容器的组是所述单片三维存储器器件的外围器件的部件；所述单片三维存储器器件是垂直NAND存储器器件；所述导电层的所述额外控制栅极部分包括或电连接到所述垂直NAND存储器器件的各自的字线；所述基板包括硅基板；所述垂直NAND存储器器件包括所述硅基板之上的单片三维NAND串的阵列；所述NAND串的三维阵列的所述第一器件级中至少一个存储器单元位于所述NAND串的三维阵列的所述第二器件级中的另一存储器单元之上；所述硅基板含有集成电路，所述集成电路包括位于其上的存储器器件的驱动器电路；并且所述NAND串的三维阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部实质上垂直于所述硅基板的顶表面延伸；多个电荷储存元件，每个电荷储存元件定位为与所述多个半导体沟道中的各自的一个相邻；以及所述多个控制栅电极，所述多个控制栅电极具有带形状，所述带形状实质上平行于所述硅基板的顶表面延伸，所述多个控制栅电极至少包括位于所述第一器件级中的第一控制栅电极和位于所述第二器件级中的第二控制栅电极。16.一种形成存储器器件的方法，包括：在存储器器件区域中形成多个存储器器件；在所述存储器器件区域的外侧形成多个无源器件；以及在一个沉积步骤中形成导电层，使得所述导电层的第一部分包括所述无源器件中的至少一个的部分，并且所述导电层的第二部分形成至少一个存储器器件的部分。17.如权利要求16所述的方法，还包括：形成堆叠体，所述堆叠体包括基板之上的交替的多个电绝缘层和第二材料层；形成沟槽，所述沟槽延伸穿过所述交替层的堆叠体，其中所述交替层的堆叠体的图案化部分的侧壁被物理地暴露；形成图案化堆叠体，所述图案化堆叠体包括交替的多个所述电绝缘层和导电层，其中在所述第二材料层中的每级处形成所述图案化堆叠体中的所述导电层，并且所述图案化堆叠体被沟槽内形成的电介质填充材料部分的组侧向地接触；以及在所述导电层上形成多个接触通孔结构，其中：所位于外围器件区域和存储器器件区域之间的第一阶梯表面区域中的所述导电层的部分构成无源器件的至少部分；并且形成所述导电层包括形成所述导电层中的至少一个或所述多个接触通孔结构中的至少一个。18.如权利要求17所述的方法，其中：所述无源器件包括电容器；位于所述第一阶梯表面区域中的所述电绝缘层的子组构成所述电容器的组的节点电介质；并且所述组中的每个电容器包括：第一节点，所述第一节点包含各自的垂直相邻对的下层的导电层和从下层的导电层向上延伸并穿过所述电介质材料部分的各自的接触通孔结构；以及第二节点，所述第二节点包含各自的垂直相邻对的上层的导电层和从上层的导电层向上延伸并穿过所述电介质材料部分的各自的接触通孔结构。19.如权利要求18所述的方法，还包括：用导电材料部分替代所述第二材料层；其中：所述图案化堆叠体中的所述导电层包括所述导电材料部分的剩余部分；在用所述导电材料部分替代第二材料层之后，在所述沟槽内形成所述电介质填充材料部分的组；通过以下步骤，用所述导电材料部分替代所述第二材料层：通过穿过所述沟槽中的一个或多个引入蚀刻剂而蚀刻所述第二材料层来形成侧向凹陷；在所述侧向凹陷内沉积所述导电材料部分；以及在所述电介质填充材料的组内，用一个或多个电介质填充材料部分来填充所述沟槽中的一个或多个。20.如权利要求18所述的方法，还包括：用各自的电介质填充材料部分的电介质材料填充所述沟槽中的每一个；形成阶梯表面区域，所述阶梯表面区域中每个下层的第二材料层比其任意上层的第二材料层侧向地延伸得更远；在所述阶梯表面区域之上形成电介质材料部分。21.如权利要求20所述的方法，还包括：穿过所述交替堆叠体形成支撑柱沟槽；通过沉积第一电介质填充材料，在所述支撑柱沟槽内形成电介质柱结构；穿过所述交替堆叠体形成侧向分隔沟槽；以及通过沉积第二电介质填充材料，形成电介质沟槽填充结构，其中：所述电介质填充材料部分的组包括所述电介质柱结构和所述电介质沟槽填充结构；所述支撑柱沟槽沿着与所述阶梯表面区域内的阶梯表面相同的侧向方向侧向地延伸；并且所述侧向分隔沟槽沿着与所述阶梯表面区域内的所述阶梯表面垂直的侧向方向侧向地延伸。22.如权利要求20所述的方法，所述电介质材料部分是倒退阶梯电介质材料部分，其中所述电介质材料部分在水平平面处的水平截面积不小于所述电介质材料部分在更靠近所述基板的任何水平平面处的水平截面积。23.如权利要求18所述的方法，其中：所述电容器的组内的每个电容器包括两对垂直相邻导电层；所述电容器的所述第一节点包含第一垂直相邻对的下层的导电层和第二垂直相邻对的导电层；所述电容器的所述第二节点包含所述垂直相邻对的上层的导电层和所述第二垂直相邻对的另一的导电层。24.如权利要求16所述的方法，其中所述无源器件包括电阻器。25.如权利要求16所述的方法，其中：在存储器器件区域形成所述多个存储器器件包括形成位于所述基板之上的单片三维存储器器件；并且所述单片三维存储器器件包括：存储器开口，所述存储器开口延伸穿过所述堆叠体；存储器膜，所述存储器膜形成在所述存储器开口内；半导体沟道，所述半导体沟道形成在所述存储器膜内。26.如权利要求25所述的方法，其中：所述无源器件是所述单片三维存储器器件的外围器件的部件；所述单片三维存储器器件是垂直NAND存储器器件；所述导电层包括或电连接到所述垂直NAND存储器器件的各自的字线；所述基板包括硅基板；所述垂直NAND存储器器件包括所述硅基板之上的单片三维NAND串的阵列；所述NAND串的三维阵列的所述第一器件级中的至少一个存储器单元位于所述NAND串的三维阵列的所述第二器件级...

【专利技术属性】
技术研发人员：M尼西卡瓦，R洪马，T米瓦，M马茨莫托，Y米祖塔尼，H科凯茨，J阿尔斯梅尔，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US