用于检测三维(3D)集成电路(IC) (3DIC)中的硅穿孔(TSV)裂纹的TSV裂纹传感器以及相关方法和系统技术方案

本发明专利技术公开用于检测三维3D集成电路IC 3DIC中的硅穿孔TSV裂纹的TSV裂纹传感器以及相关方法和系统。在一个方面中，提供一种TSV裂纹传感器电路，在所述TSV裂纹传感器电路中，用于多个TSV的掺杂环以并联方式互连，使得可通过将单一电流提供到所述互连掺杂环的触点中来同时测试所有互连的TSV掺杂环。在另一方面中，提供一种TSV裂纹传感器电路，其包含一或多个冗余TSV。单独测试用于对应TSV的每一掺杂环，并且用未检测到掺杂环破裂的备用TSV替换有缺陷的TSV。此电路允许通过用备用TSV替换可能受损的TSV来修正受损的3DIC。

【技术实现步骤摘要】
【国外来华专利技术】用于检测三维(3D)集成电路(IC)(3DIC)中的硅穿孔(TSV)裂纹的TSV裂纹传感器以及相关方法和系统优先权申请本申请案主张2015年3月5日申请且标题是“用于检测三维(3D)集成电路(IC)(3DIC)中的硅穿孔(TSV)裂纹的TSV裂纹传感器以及相关方法和系统(THROUGH-SILICONVIA(TSV)CRACKSENSORSFORDETECTINGTSVCRACKSINTHREE-DIMENSIONAL(3D)INTEGRATEDCIRCUITS(ICs)(3DICs),ANDRELATEDMETHODSANDSYSTEMS)”的第14/639,511号美国专利申请案的优先权，所述申请案以全文引用的方式并入本文中。
本专利技术的技术大体上涉及用于三维(3D)集成电路(IC)(3DIC)的硅穿孔(TSV)，且更确切地说涉及所述三维集成电路中硅衬底表面裂纹的检测。
技术介绍
计算装置在社会中已变得普遍。这类计算装置存在的增长已加快，原因部分在于这类计算装置的功能性和变通性不断增加。功能性和变通性的此增加通过在较小封装中提供日益强大的处理能力而实现，如莫耳定律(Moore'本文档来自技高网...

【技术保护点】
一种三维集成电路3DIC，其包括：多个硅穿孔TSV，其配置成使所述3DIC的至少两个层互连；多个TSV裂纹传感器，所述多个TSV裂纹传感器中的每一TSV裂纹传感器对应于所述多个TSV中的一个TSV，每一TSV裂纹传感器包括：掺杂环，其围绕所述对应的TSV设置；第一触点，其设置于所述掺杂环的第一位置上；以及第二触点，其设置于所述掺杂环的第二位置上，使得在所述掺杂环中在所述第一触点与所述第二触点之间提供掺杂环电阻，所述掺杂环电阻包括第一电阻与第二电阻的并联电阻；第一互连件，其耦合到所述多个TSV裂纹传感器中的每一TSV裂纹传感器的所述第一触点并且耦合到第一导体；以及第二互连件，其耦合到所述多个TS...

【技术特征摘要】
【国外来华专利技术】2015.03.05 US 14/639,5111.一种三维集成电路3DIC，其包括：多个硅穿孔TSV，其配置成使所述3DIC的至少两个层互连；多个TSV裂纹传感器，所述多个TSV裂纹传感器中的每一TSV裂纹传感器对应于所述多个TSV中的一个TSV，每一TSV裂纹传感器包括：掺杂环，其围绕所述对应的TSV设置；第一触点，其设置于所述掺杂环的第一位置上；以及第二触点，其设置于所述掺杂环的第二位置上，使得在所述掺杂环中在所述第一触点与所述第二触点之间提供掺杂环电阻，所述掺杂环电阻包括第一电阻与第二电阻的并联电阻；第一互连件，其耦合到所述多个TSV裂纹传感器中的每一TSV裂纹传感器的所述第一触点并且耦合到第一导体；以及第二互连件，其耦合到所述多个TSV裂纹传感器中的每一TSV裂纹传感器的所述第二触点并且耦合到第二导体。2.根据权利要求1所述的3DIC，其配置成接收跨所述第一导体和所述第二导体的电流，以基于所述多个TSV裂纹传感器中每一TSV裂纹传感器的所述掺杂环电阻在所述第一互连件与所述第二互连件之间产生电压V。3.根据权利要求2所述的3DIC，其中每一TSV裂纹传感器配置成在裂纹从所述对应的TSV径向延伸穿过所述对应的掺杂环时，将所述第一电阻和所述第二电阻中的一个设定成开路。4.根据权利要求3所述的3DIC，其中所述第一互连件与所述第二互连件之间的所述电压V是：其中R是所述第一电阻和所述第二电阻的值，N是所述多个TSV裂纹传感器中的TSV裂纹传感器的数量，且X是在所述裂纹从所述对应的TSV径向延伸穿过所述对应的掺杂环时来自设定成所述开路的多个第一电阻和多个第二电阻的电阻的数量。5.根据权利要求2所述的3DIC，其进一步包括：第一外部连接件，其耦合到所述第一互连件，并且配置成从外部源接收所述电流且将所述电压V提供到外部电压传感器。6.根据权利要求5所述的3DIC，其进一步包括：传感器，其耦合到所述第一互连件并且配置成测量所述所产生的电压。7.根据权利要求2所述的3DIC，其进一步包括：控制器，其耦合到所述第一互连件并且配置成提供所述电流。8.根据权利要求7所述的3DIC，其进一步包括：传感器，其耦合到所述第一互连件并且配置成测量所述电压V。9.根据权利要求2所述的3DIC，其中所述对应的掺杂环的第一位置在所述对应的掺杂环的一边界处，且所述对应的掺杂环的第二位置在所述对应的掺杂环的另一边界处，使得所述第一位置相对于所述对应的TSV与所述第二位置对称地对置。10.根据权利要求1所述的3DIC，其中每一掺杂环是n+型掺杂环且设置于所述至少两个层中的一层的p衬底上。11.根据权利要求1所述的3DIC，其中每一掺杂环是p型掺杂环且设置于所述至少两个层中的一层的n+衬底上。12.根据权利要求1所述的3DIC，其中所述多个TSV中的每一TSV包括：导电材料，其配置成使所述3DIC的所述至少两个层互连；以及介电衬垫，其围绕所述导电材料设置，所述介电衬垫配置成使所述导电材料与所述至少两个层的衬底电隔离。13.根据权利要求1所述的3DIC，其集成到选自由以下组成的组的装置中：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、台式计算机、个人数字助理PDA、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器以及便携式数字视频播放器。14.一种用于针对硅穿孔TSV裂纹测试三维集成电路3DIC的方法，其包括：将电流提供到并联TSV裂纹传感器的网络的第一互连点；基于所述电流测量跨并联TSV裂纹传感的所述网络的电压；比较所述测量电压与标称电压；在所述测量电压高于所述标称电压时，提供所述3DIC具有缺陷的指示；以及在所述测量电压基本上等于所述标称电压时，提供所述3DIC不具有缺陷的指示。15.一种用于三维集成电路3DIC的硅穿孔TSV冗余裂纹传感器电路，其包括：TSV对，其配置成使所述3DIC的至少两个层互连；TSV裂纹传感器对，所述TSV裂纹传感器对中的每一TSV裂纹传感器对应于所述TSV对中的一个TSV，每一TSV裂纹传感器包括：掺杂环，其围绕所述对应的TSV设置；第一触点，其设置于所述掺杂环的第一位置上；以及第二触点，其设置于所述掺杂环的第二位置上，使得在所...

【专利技术属性】
技术研发人员：李圣奎，瑞提柏·瑞多席克，杜杨，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US