一种LDMOS器件制造技术

本发明专利技术提供一种LDMOS器件，属于功率器件技术领域。本发明专利技术LDMOS器件的元胞结构包括：衬底，位于衬底两端的第一有源区和第二有源区以及位于两个有源区之间的表面耐压区；所述第一有源区与表面耐压区相靠近侧形成第一导电类型的MOSFET，所述第二有源区与表面耐压区相靠近侧形成第二导电类型的MOSFET；通过在器件漏区和表面耐压区分别设置浮空区，并将两个浮空区与漏区栅极电气连接形成三端器件，进而实现了在不额外增加控制信号的情况下，可以自动实现两种类型的载流子同时作为多数载流子各自参与导电，并且不形成电导调制效应。本发明专利技术在显著增强器件电流能力的同时也实现了单极性器件的快速关断，并且本发明专利技术可以在同一工艺下集成两种不同导电类型但电流能力却相接近的LDMOS。

A LDMOS device

The invention provides a LDMOS device, which belongs to the technical field of power devices. Including the cellular structure of the LDMOS device of the present invention: a substrate, the surface pressure area located between the substrate at both ends of the first and second active regions and two located in the active region; the first active region and the surface pressure area near the side of the first conductivity type is formed of MOSFET, the second active area and surface pressure area. Near the side forming a second conductive type MOSFET; floating zone are respectively arranged through the drain region and the surface pressure area in the device, and the two floating gate region and a drain region is formed of three electrical connection terminal device, and then realized with no additional control signal conditions, can realize two kinds of carriers at the same time as the majority carriers in conducting, and does not form the conductivity modulation effect. The present invention realizes the fast turn off of unipolar devices while significantly enhancing the current capability of the device, and the present invention can integrate two LDMOS with different conduction types but similar current capability in the same process.

【技术实现步骤摘要】
一种LDMOS器件
本专利技术属于功率半导体
，具体涉及一种高压横向半导体器件。
技术介绍
电力电子系统的小型化、集成化是功率半导体器件的一个重要研究方向。智能功率集成电路(SmartPowerIntegratedCircuit,SPIC)或高压集成电路(HighVoltageIntegratedCircuit,HVIC)将保护、控制、检测、驱动等低压电路和高压功率器件集成在同一个芯片上，这样不仅缩小了系统体积，提高了系统可靠性。同时，在较高频率的工作场合，由于系统引线电感的减少，对于缓冲和保护电路而言，能够显著降低其要求。横向双扩散金属氧化物场效应晶体管(LateralDouble-diffusedMetalOxideFieldEffectTransistor,LDMOS)是SPIC或HVIC的关键技术。随着降低表面电场技术(ReduceSURfaceField,RESURF)技术的专利技术，人们不再需要使用厚外延来制作高耐压的功率半导体器件，而可以利用传统的低压集成技术在薄外延层上同时制作高压和低压集成电路。然而，横向功率器件需要很长的漂移区来承受高压，故其比导通电阻Ron,sp往往较高。所以，设计横向功率器件的关键问题就在于：如何优化击穿电压(BreakdownVoltage：BV)与比导通电阻Ron,sp二者的折中关系，进而缓解高压LDMOS的BV与Ron,sp之间矛盾关系。为在BV与Ron,sp之间获得更优的折中关系，J.S.Ajit等人在1993年6月《功率半导体器件和集成电路第五届国际研讨会》中提出了双层RESURF(doubleRESURF)技术。如图1所示为基于双层RESURF技术设计的一种P型LDMOS(简称为pLDMOS)结构，通过掺杂补偿使得耐压区P型杂质剂量提高了约2倍，而比导通电阻Ron,sp下降。为进一步降低LDMOS器件的Ron,sp，D.R.Disney在2001年2月《功率半导体器件和集成电路第十三届国际研讨会》中提出了三层RESURF(TripleRESURF)技术。如图2所示为基于三层RESURF技术设计的一种的pLDMOS器件结构。然而，基于传统RESURF技术设计的pLDMOS器件仅通过空穴导电，所以其Ron,sp约为N型LDMOS(nLDMOS)器件的3倍，这一点对于节省芯片面积和系统功耗均是极为不利的。因此，为了提高pLDMOS的电流能力，B.Yi等人在文章《A300VUltraLowSpecificOn-ResistanceHigh-Sidep-LDMOSwithAuto-biasedn-LDMOSforSPIC》(《一种具有极低比导通电阻的300V带有自动偏置nLDMOS的高侧pLDMOS》)中提出了一种电子参与导电的pLDMOS器件，但是上述pLDMOS器件需要外接二极管和电容，并且需要一个反相器来实现电子沟道的开启和关断；此外，上述pLDMOS器件的关断还存在一个延迟阶段，这也增加了系统的损耗。综上所述，如何增强LDMOS器件电流能力，尤其是增强pLDMOS器件的电流能力，同时又实现其作为单极性器件的快速关断成为了本领域亟待解决的技术问题，因此，亟需一种能够解决上述技术问题的方法。
技术实现思路
本专利技术所要解决的技术问题在于：提供一种既能显著增强LDMOS器件电流能力又能实现快速关断且兼容现有RESURF技术的新型高压LDMOS器件。为了解决上述技术问题，本专利技术提供如下技术方案：一种LDMOS器件，其元胞结构包括：衬底、位于所述衬底顶层一侧的第二导电类型半导体源衬底区、位于所述衬底顶层另一侧的第一导电类型半导体漏区、位于所述第二导电类型半导体源衬底区与第一导电类型半导体漏区之间衬底表面的表面耐压区；所述第二导电类型半导体源衬底区中具有相互独立的第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一；器件表面与第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一接触的是源极金属，第一导电类型重掺杂源区一、部分第二导电类型半导体源衬底区和部分表面耐压区的上表面具有第一栅介质层，所述第一栅介质层的上表面具有第一栅极；所述第二导电类型半导体源衬底区、第二导电类型重掺杂体接触区一、第一导电类型重掺杂源区、源极金属、第一栅介质层和第一栅极形成第一有源区，第一有源区和表面耐压区相靠近侧形成第一导电类型MOSFET；其特征在于：所述表面耐压区由第一导电类型半导体层和第二导电类型半导体层形成，所述第二导电类型半导体层部分包围第一导电类型半导体层设置于衬底的上表面，第一导电类型半导体层靠近第二导电类型半导体源衬底区设置，表面耐压区中两层半导体层均与所述第二导电类型半导体源衬底区接触，表面耐压区中第二导电类型半导体层与第一导电类型半导体漏区接触，而表面耐压区中第一导电类型半导体不与第一导电类型半导体漏区接触；表面耐压区中第一导电类型半导体层靠近第一导电类型半导体漏区的一端具有第一导电类型重掺杂半导体区一，所述第一导电类型重掺杂半导体区一上表面具有第一浮空电极；所述第一导电类型半导体漏区中具有相互独立的第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二；器件表面与第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二接触的是漏极金属，所述第一导电类型半导体漏区中还具有第一导电类型重掺杂半导体区二，所述第一导电类型重掺杂半导体区上表面具有第二浮空电极，所述第一导电类型重掺杂半导体区二与第一导电类型重掺杂体接触区二之间不存在将二者连通的第一导电类型重掺杂半导体区域，第二导电类型重掺杂源区二、部分第一导电类型半导体漏区(10)及部分表面耐压区的上表面具有第二栅介质层，所述第二栅介质层的上表面具有第二栅极，所述第二栅极分别与第一浮空电极和第二浮空电极相连接；所述第一导电类型半导体漏区、第二导电类型重掺杂源区二、第一导电类型重掺杂体接触区二、第一导电类型重掺杂半导体区二、漏极金属、第二栅介质层、第二栅极和第二浮空电极形成第二有源区，第二有源区和表面耐压区相靠近侧形成第二导电类型MOSFET。进一步的是，本专利技术表面耐压区还包括被部分包围在所述第一导电类型半导体层中的第二导电类型顶层，所述第二导电类型顶层的上表面与器件上表面重合。进一步地是，所述第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二并列设置，定义第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二的纵向长度分别为L13和L14，则二者满足：L13-L14≦50μm。进一步的是，第一导电类型为P型，第二导电类型为N型。进一步的是，第一导电类型为N型，第二导电类型为P型。进一步的是，所述衬底为P型或者N型轻掺杂半导体材料，通常为体硅、氮化镓或者碳化硅。进一步地，所述衬底为SOI衬底，所述SOI衬底包括导电类型为P型或者N型半导体层和位于其上的介质层。本专利技术的有益效果如下：本专利技术提出了一种可集成两种导电类型载流子同时作为多数载流子各自参与导电的LDMOS器件。通过在衬底上形成两个有源区，两个有源区与表面耐压区相靠近侧分别形成两个导电类型相反的MOSFET，其中一个MOSFET的栅极与浮空电极相连，而浮空电极下掺杂区与该MOSFET中重掺杂体接触区之间不存在将二者连通的重掺杂区域，当一种导电类型载流子沟道开启本文档来自技高网...

【技术保护点】
一种LDMOS器件，其元胞结构包括：衬底、位于所述衬底顶层一侧的第二导电类型半导体源衬底区、位于所述衬底顶层另一侧的第一导电类型半导体漏区、位于所述第二导电类型半导体源衬底区与第一导电类型半导体漏区之间衬底表面的表面耐压区；所述第二导电类型半导体源衬底区中具有相互独立的第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一；器件表面与第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一接触的是源极金属，第一导电类型重掺杂源区一、部分第二导电类型半导体源衬底区和部分表面耐压区的上表面具有第一栅介质层，所述第一栅介质层的上表面具有第一栅极；所述第二导电类型半导体源衬底区、第二导电类型重掺杂体接触区一、第一导电类型重掺杂源区、源极金属、第一栅介质层和第一栅极形成第一有源区，第一有源区和表面耐压区相靠近侧形成第一导电类型MOSFET；其特征在于：所述表面耐压区由第一导电类型半导体层和第二导电类型半导体层形成，所述第二导电类型半导体层部分包围第一导电类型半导体层设置于衬底的上表面，第一导电类型半导体层靠近第二导电类型半导体源衬底区设置，表面耐压区中两层半导体层均与所述第二导电类型半导体源衬底区接触，表面耐压区中第二导电类型半导体层与第一导电类型半导体漏区接触，而第一导电类型半导体不与第一导电类型半导体漏区接触；第一导电类型半导体层靠近第一导电类型半导体漏区的一端具有第一导电类型重掺杂半导体区一，所述第一导电类型重掺杂半导体区一上表面具有第一浮空电极；所述第一导电类型半导体漏区中具有相互独立的第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二；器件表面与第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二接触的是漏极金属，所述第一导电类型半导体漏区中还具有第一导电类型重掺杂半导体区二，所述第一导电类型重掺杂半导体区上表面具有第二浮空电极，所述第一导电类型重掺杂半导体区二与第一导电类型重掺杂体接触区二之间不存在将二者连通的第一导电类型重掺杂半导体区域，第二导电类型重掺杂源区二、部分第一导电类型半导体漏区及部分表面耐压区的上表面具有第二栅介质层，所述第二栅介质层的上表面具有第二栅极，所述第二栅极分别与第一浮空电极和第二浮空电极相连接；所述第一导电类型半导体漏区、第二导电类型重掺杂源区二、第一导电类型重掺杂体接触区二、第一导电类型重掺杂半导体区二、漏极金属、第二栅介质层、第二栅极和第二浮空电极形成第二有源区，第二有源区和表面耐压区相靠近侧形成第二导电类型MOSFET。...

【技术特征摘要】
1.一种LDMOS器件，其元胞结构包括：衬底、位于所述衬底顶层一侧的第二导电类型半导体源衬底区、位于所述衬底顶层另一侧的第一导电类型半导体漏区、位于所述第二导电类型半导体源衬底区与第一导电类型半导体漏区之间衬底表面的表面耐压区；所述第二导电类型半导体源衬底区中具有相互独立的第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一；器件表面与第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一接触的是源极金属，第一导电类型重掺杂源区一、部分第二导电类型半导体源衬底区和部分表面耐压区的上表面具有第一栅介质层，所述第一栅介质层的上表面具有第一栅极；所述第二导电类型半导体源衬底区、第二导电类型重掺杂体接触区一、第一导电类型重掺杂源区、源极金属、第一栅介质层和第一栅极形成第一有源区，第一有源区和表面耐压区相靠近侧形成第一导电类型MOSFET；其特征在于：所述表面耐压区由第一导电类型半导体层和第二导电类型半导体层形成，所述第二导电类型半导体层部分包围第一导电类型半导体层设置于衬底的上表面，第一导电类型半导体层靠近第二导电类型半导体源衬底区设置，表面耐压区中两层半导体层均与所述第二导电类型半导体源衬底区接触，表面耐压区中第二导电类型半导体层与第一导电类型半导体漏区接触，而第一导电类型半导体不与第一导电类型半导体漏区接触；第一导电类型半导体层靠近第一导电类型半导体漏区的一端具有第一导电类型重掺杂半导体区一，所述第一导电类型重掺杂半导体区一上表面具有第一浮空电极；所述第一导电类型半导体漏区中具有相互独立的第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二；器件表面与第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二接触的是漏极金属，所述第一导电类型半导体漏区中还具有第一导电类型重掺杂半导体区二，所述第一导...

【专利技术属性】
技术研发人员：易波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51