门极杂散均衡衬底及其功率半导体模块制造技术

本发明专利技术公开了一种门极杂散均衡衬底及其功率半导体模块。包括四个功率电势区域和三个辅助电势区域，在第一、第三功率电势区域上装有多个功率开关，每个功率开关由多个功率半导体芯片组成，多个功率半导体芯片相并联并连接到相邻的功率电势区域上；第一、第二功率电势区域之间和第三、第四功率电势区域之间设有第二辅助电势区域，沿第二方向上第一辅助电势区域和第一或者第三功率电势区域之间设有第一辅助电势区域，在第二、第一功率电势区域之间以及第三、第一功率电势区域之间设有第三辅助电势区域，第二、第三辅助电势区域之间电连接。与现有技术相比，本发明专利技术提供的功率半导体模块的优势在于可使功率开关各芯片的控制回路杂散参数均匀。

Gate stray balanced substrate and power semiconductor module thereof

A gate stray balanced substrate and a power semiconductor module thereof are disclosed. Including four power potentialregion and three auxiliary potential region, a plurality of power switches in the first and the third power potential region is, each power switch is composed of a plurality of power semiconductor chip, a plurality of power semiconductor chips are connected in parallel and connected to the power potential region adjacent; second auxiliary voltage is arranged between the first region second, fourth, and third power potential regional power potential region, a first auxiliary potential region along the second direction between the first auxiliary potential region and the first or third power potential region, with third auxiliary potential region between second and third, and the first power potential region first power potential region, the electrical connection between the second and third auxiliary the potential region. Compared with the existing technology, the advantage of the power semiconductor module provided by the invention is that the stray parameters of the control circuit of the power switch can be even.

【技术实现步骤摘要】
门极杂散均衡衬底及其功率半导体模块
本专利技术涉及了一种衬底和功率半导体模块，尤其是具体涉及一种安装有多个功率半导体芯片的衬底和包括这样衬底和功率半导体芯片的功率半导体模块。
技术介绍
单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的布置方式组成桥臂开关。并联布置的芯片的开关通常受一个控制端控制，其的开关电路可由以下模型表示。图1中Cgs1，Cgs2，Cgs3分别代表并联的三块功率半导体芯片的栅极电容，功率半导体芯片的通流能力与栅极电容上的电压正相关。Tg和Ts分别为功率半导体模块与外部驱动电路连接的端口，用于接收驱动信号。Rg0和Lg0分别为每块芯片的驱动回路公共部分的杂散电阻和杂散电感。Rg1、Lg1，Rg2、Lg2和Rg2、Lg3分别为三块功率半导体芯片因位置分布所导致的单独的杂散电阻和杂散电感。功率半导体模块开通过程中，加在Tg和Ts上的驱动电压由特定的负值变成正值，由于驱动回路杂散参数的作用，栅极电容两端的电压上升，从而使通过功率半导体芯片的功率电流上升；关断过程中，加在Tg和Ts上的驱动电压由特定的正值变为负值，栅极电容两端的电压下降，从而使通过功率半导体芯片的功率电流下降。若并联芯片单独的杂散参数不一致，则会导致栅极电容充电或放电速度不一致，从而引起开关过程中通过芯片的功率电流的不均。由于开关过程中半导体芯片两端的电压的建立通常是在电流变化之前，不均匀的瞬态电流会导致功率半导体芯片上产生的损耗不一致，最终反映在芯片间温度的不一致上。在功率半导体模块满功率工作的情况下，因芯片电流分布不均引发的过温和过流可能会引起半导体元件的失效，影响模块的正常运行。从以上叙述可看出，影响并联芯片开关速度不一致的原因主要为内部杂散参数的不一致，杂散参数主要考虑杂散电感和等效电阻的影响。其中，每块芯片的杂散电阻包含公共部分的杂散电阻与自身驱动路径的杂散电阻。杂散电感则包含公共部分的自感与自身驱动路径的自感，以及功率回路耦合到驱动回路的互感。因此，模块设计时需要尽量减小因芯片自身驱动路径不一致带来的杂散参数的差异。若功率半导体芯片发生失效，可能会引起门极电容短路，而因功率连接装置焊接处的烧毁该失效芯片对模块表现为断路。由于驱动电源功率有限，短路的门极电容会拉低与故障芯片并联的芯片的栅极电压。若该电压低于功率半导体元件开通的阈值电压，则会引起与这些器件的误关断，从而影响模块的正常工作。
技术实现思路
考虑上述技术要点，本专利技术提供了一种门极杂散均衡衬底及其功率半导体模块，减小了因芯片空间位置分布导致的驱动回路杂散参数的差异，避免了正常芯片的误关断，提高了功率半导体模块的可靠性。本专利技术采用的技术方案是：本专利技术保护一种衬底，具体结构如下：包括四个功率电势区域和三个辅助电势区域，四个功率电势区域为依次间隔布置的第二功率电势区域、第一功率电势区域、第三功率电势区域、第四功率电势区域；在第一功率电势区域和第三功率电势区域上均安装有多个功率开关，每个功率开关由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置连接到与自身所在功率电势区域相邻的功率电势区域上；第一功率电势区域和第二功率电势区域之间以及第三功率电势区域和第四功率电势区域之间设有第二辅助电势区域，沿第二方向上第一辅助电势区域和第一功率电势区域或者第三功率电势区域之间设有与各个功率开关对应连接的第一辅助电势区域，第一辅助电势区域连接到第二辅助电势区域；在第二功率电势区域边角和第一功率电势区域之间以及第三功率电势区域边角和第一功率电势区域之间设有第三辅助电势区域，第二辅助电势区域与第三辅助电势区域之间通过第二、第三辅助连接装置电连接，每个功率开关的控制电极与其对应的第一辅助电势区域通过第一辅助连接装置电连接。所述的第二方向的安装布置方向一致。所述第一辅助电势区域布置在与对应的功率开关或第二方向反向的对齐处，且使得第一辅助电势区域与功率半导体芯片底部的第一功率电势区域、第三功率电势区域绝缘的情况下尽量靠近。所述第二辅助连接装置和第三辅助连接装置均具有两个连接处，第一连接处位于第二辅助电势区域上，第二连接处位于第三辅助电势区域上。所述的无源元件平行布置，第一方向的安装布置方向相垂直；并且，无源元件与第二辅助电势区域的连接位置由第二辅助连接装置的第一连接处的位置决定，具体为；距离第二辅助连接装置的第一连接处最近的两个无源元件沿背离第一连接处方向连接到第二辅助电势区域，其余无源元件沿靠近第一连接处方向连接到第二辅助电势区域。所述的第二功率电势区域和第四功率电势区域上设有内凹镂空结构，第二辅助电势区域的设有延伸入内凹镂空结构中间的延伸段，延伸段末端设置第一连接处。所述的第一连接处位于所有功率开关沿平行于第二方向的中间位置。所述的无源元件为电阻、电容、电感，以及具有熔断功能的元件。所述的辅助连接装置为金属材质连接线、电阻或电感等具有连接功能的元件。所述的功率半导体芯片为金属氧化物半导体场效应晶体管、带有反向并联续流二极管的绝缘栅双极型晶体管、高电子迁移率晶体管、带有有反向并联续流二极管的金属氧化物半导体场效应晶体管以及结型场效应晶体管，所述的芯片材料可为硅、碳化硅、氮化镓等。本专利技术还保护包含所述衬底结构的一种功率半导体模块。本专利技术采用有益效果是：本专利技术通过采用连接装置增加公共部分杂散参数的占比，布置额外的电阻或电感元件，以及设置元件摆放方向，减小因芯片空间位置分布导致的驱动回路杂散参数的差异。同时本专利技术因电阻或电感元件具有熔断功能，可在单个芯片发生失效的情况下避免正常芯片的误关断，提高模块的可靠性。附图说明图1为现有功率半导体芯片的开关电路图。图2为所述功率半导体模块单个衬底的上视图。图3为所述功率半导体模块衬底上驱动回路的局部上视图。图4为所述驱动回路的等效电路。表1显示了一个设计示例下每块芯片驱动回路杂散电感的仿真结果。图中：功率电势区域10,11,12,13、功率开关20、功率连接装置30、功率端子元件41,42,43、方向51,52、辅助电势区域60,61,62、辅助连接装置70,71,72、控制端子元件81,82。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。如图2和图3所示，本专利技术具体实施的衬底1包括四个功率电势区域10,11,12,13和三个辅助电势区域60,61,62，四个功率电势区域10,11,12,13为依次间隔布置的第二功率电势区域11、第一功率电势区域10、第三功率电势区域12、第四功率电势区域13；功率电势区域10,11,12,13和辅助电势区域60,61,62实际均为一层金属层。在第一功率电势区域10和第三功率电势区域12上均安装有多个功率开关20，每个功率开关20由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置30连接到与自身所在功率电势区域相邻的功率电势区域上；第一功率电势区域10和第二功率电势区域11之间以及第三功率电势区域12和第四功率电势区域13之间设有第二辅助电势区域61，沿第二方向52上第一辅助电势区域60和第一功率电势区域10或者第三功率电势区域12之间设有与各个功率开关20对应连接的第一辅助电势区域60，第一辅助本文档来自技高网...

【技术保护点】
一种门极杂散均衡衬底，其特征在于：包括四个功率电势区域(10,11,12,13)和三个辅助电势区域(60,61,62)，四个功率电势区域(10,11,12,13)为依次间隔布置的第二功率电势区域(11)、第一功率电势区域(10)、第三功率电势区域(12)、第四功率电势区域(13)；在第一功率电势区域(10)和第三功率电势区域(12)上均安装有多个功率开关(20)，每个功率开关(20)由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置(30)连接到与自身所在功率电势区域相邻的功率电势区域上；第一功率电势区域(10)和第二功率电势区域(11)之间以及第三功率电势区域(12)和第四功率电势区域(13)之间设有第二辅助电势区域(61)，沿第二方向(52)上第一辅助电势区域(60)和第一功率电势区域(10)或者第三功率电势区域(12)之间设有与各个功率开关(20)对应连接的第一辅助电势区域(60)，第一辅助电势区域(60)经无源元件(80)连接到第二辅助电势区域(61)；在第二功率电势区域(11)边角和第一功率电势区域(10)之间以及第三功率电势区域(12)边角和第一功率电势区域(10)之间设有第三辅助电势区域(62)，第二辅助电势区域(61)与第三辅助电势区域(62)之间通过第二、第三辅助连接装置(71,72)电连接，每个功率开关(20)的控制电极与其对应的第一辅助电势区域(60)通过第一辅助连接装置(70)电连接。...

【技术特征摘要】
1.一种门极杂散均衡衬底，其特征在于：包括四个功率电势区域(10,11,12,13)和三个辅助电势区域(60,61,62)，四个功率电势区域(10,11,12,13)为依次间隔布置的第二功率电势区域(11)、第一功率电势区域(10)、第三功率电势区域(12)、第四功率电势区域(13)；在第一功率电势区域(10)和第三功率电势区域(12)上均安装有多个功率开关(20)，每个功率开关(20)由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置(30)连接到与自身所在功率电势区域相邻的功率电势区域上；第一功率电势区域(10)和第二功率电势区域(11)之间以及第三功率电势区域(12)和第四功率电势区域(13)之间设有第二辅助电势区域(61)，沿第二方向(52)上第一辅助电势区域(60)和第一功率电势区域(10)或者第三功率电势区域(12)之间设有与各个功率开关(20)对应连接的第一辅助电势区域(60)，第一辅助电势区域(60)经无源元件(80)连接到第二辅助电势区域(61)；在第二功率电势区域(11)边角和第一功率电势区域(10)之间以及第三功率电势区域(12)边角和第一功率电势区域(10)之间设有第三辅助电势区域(62)，第二辅助电势区域(61)与第三辅助电势区域(62)之间通过第二、第三辅助连接装置(71,72)电连接，每个功率开关(20)的控制电极与其对应的第一辅助电势区域(60)通过第一辅助连接装置(70)电连接。2.根据权利要求1所述的一种门极杂散均衡衬底，其特征在于：所述的第二方向(52)和功率开关(20)的安装布置方向一致。3.根据权利要求1所述的一种门极杂散均衡衬底，...

【专利技术属性】
技术研发人员：杨贺雅，罗浩泽，梅烨，
申请(专利权)人：杭州浙阳电气有限公司，
类型：发明
国别省市：浙江,33