芯片电阻器及其制造方法技术

本发明专利技术提供一种能够缓和因热膨胀的差异所引起的应力而抑制龟裂产生的芯片电阻器及其制造方法。芯片电阻器(A1)具备：基板(1)，具有相互朝向相反侧的搭载面(11)及安装面(12)；一对上表面电极(31)，配置于基板(1)的搭载面(11)的两端；电阻体(2)，在基板(1)的搭载面(11)上搭载于一对上表面电极(31)之间，且分别与一对上表面电极(31)导通；应力缓和层(34)，形成于基板(1)的安装面(12)且具有柔性；一对金属薄膜层(32)，形成于应力缓和层(34)的与基板(1)为相反侧的面；侧面电极(33)，使上表面电极(31)与金属薄膜层(32)导通；以及镀覆层(35)，覆盖侧面电极(33)及金属薄膜层(32)。

Chip resistor and manufacturing method thereof

The present invention provides a chip resistor capable of suppressing the stress caused by the difference of thermal expansion and suppressing chip cracking and its manufacturing method. Chip resistor (A1) comprises a substrate (1), is equipped with each other towards the opposite side of the mounting surface (11) and (12); a pair of electrodes (31), is arranged on a substrate (1) carrying surface (11) at both ends of the resistor body; (2) on a substrate (1.) the mounting surface (11) mounted in a pair of upper surface electrode (31), and the electrode surface on (31) conduction; stress relaxation layer formed on the substrate (34), (1) mounting surface (12) and flexible; a pair of metal thin film layer (32), formed in the stress relaxation layer (34) and the substrate (1) is on the opposite side of the side surface; the electrode (33), (31) on the surface of the electrode and the metal thin film layer (32) is conducted; and the plating layer (35), covering the side electrode (33) and metal film layer (32).

【技术实现步骤摘要】
芯片电阻器及其制造方法
本专利技术涉及一种芯片电阻器及其制造方法。
技术介绍
以往已知的芯片电阻器中，例如存在专利文献1所示的芯片电阻器。该文献所记载的芯片电阻器是在基板的上表面形成电阻体，在基板的下表面的两端分别形成有分别与电阻体的各端部导通的背面电极。背面电极通常由含有Ag的金属釉构成。芯片电阻器是利用焊料而安装于电路基板。图28是表示将以往的芯片电阻器A100安装于电路基板101的状态的剖视图。在图28中，芯片电阻器A100经由焊料103而安装于电路基板101的配线图案102。如果电路基板101的热膨胀与芯片电阻器A100的基板1的热膨胀的差异大，则在施加温度循环的情况下，存在因热膨胀的差异所引起的应力施加于焊料103，而在焊料103产生龟裂104的情况。尤其是，芯片电阻器A100(基板1)越大，因热膨胀的差异所引起的应力越大，所以产生龟裂104的可能性变高。车载用途等中使用大型(例如3.2mm×1.6mm)芯片电阻器A100，而有产生龟裂104的顾虑。[
技术介绍
文献][专利文献][专利文献1]日本专利特开2015-50234号公报
技术实现思路
[专利技术要解决的问题]本专利技术鉴于所述情况，课题在于提供一种能够缓和因热膨胀的差异所引起的应力而抑制龟裂产生的芯片电阻器及其制造方法。[解决问题的技术手段]本专利技术的第1方面所提供的芯片电阻器的特征在于具备：基板，具有相互朝向相反侧的搭载面及安装面；一对上表面电极，配置于所述基板的所述搭载面的两端；电阻体，在所述基板的所述搭载面搭载于所述一对上表面电极之间，且分别与所述一对上表面电极导通；应力缓和层，形成于所述基板的所述安装面且具有柔性；金属薄膜层，形成于所述应力缓和层的与所述基板为相反侧的面，且具有在第1方向上隔开的一对区域；一对侧面电极，分别使所述一对上表面电极及所述金属薄膜层的一对区域导通；以及镀覆层，覆盖所述侧面电极及所述金属薄膜层。在本专利技术的优选的实施方式中，所述应力缓和层包含硅酮树脂或环氧树脂。在本专利技术的优选的实施方式中，所述应力缓和层包含导电性树脂。在本专利技术的优选的实施方式中，所述应力缓和层形成于所述基板的所述安装面的整个面。在本专利技术的优选的实施方式中，所述应力缓和层具有一对区域，所述一对区域在所述第1方向上相互隔开且分别形成于所述基板的所述安装面的两端。在本专利技术的优选的实施方式中，所述金属薄膜层的所述各区域以使所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面露出的方式，覆盖所述应力缓和层的所述各区域的一部分。在本专利技术的优选的实施方式中，所述金属薄膜层的所述各区域覆盖所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面。在本专利技术的优选的实施方式中，所述金属薄膜层包含Ni-Cr合金。在本专利技术的优选的实施方式中，所述金属薄膜层包含溅镀层。在本专利技术的优选的实施方式中，所述侧面电极具有形成于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的第2溅镀层，且所述溅镀层与所述第2溅镀层一体地形成。在本专利技术的优选的实施方式中，所述侧面电极具有配置于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的部分、以及沿所述基板的厚度方向观察时与所述搭载面及所述安装面重叠的部分。在本专利技术的优选的实施方式中，所述侧面电极包含Ni-Cr合金。在本专利技术的优选的实施方式中，所述镀覆层具有镀镍层及镀锡层。在本专利技术的优选的实施方式中，所述应力缓和层的厚度为10～50μm。在本专利技术的优选的实施方式中，所述基板为电绝缘体。在本专利技术的优选的实施方式中，所述基板包含氧化铝。在本专利技术的优选的实施方式中，所述电阻体的俯视形状为蛇形。在本专利技术的优选的实施方式中，所述电阻体包含RuO2或Ag-Pd合金。在本专利技术的优选的实施方式中，所述电阻体具有在厚度方向上贯通的修整槽。在本专利技术的优选的实施方式中，还具备覆盖所述电阻体及所述上表面电极的一部分的保护膜。在本专利技术的优选的实施方式中，所述保护膜具有下部保护膜及上部保护膜。在本专利技术的优选的实施方式中，所述下部保护膜包含玻璃。在本专利技术的优选的实施方式中，所述上部保护膜包含环氧树脂。本专利技术的第2方面所提供的芯片电阻器的制造方法的特征在于包括如下步骤：准备具有相互朝向相反侧的搭载面及安装面的片状基板，并在所述片状基板的所述搭载面形成相互隔开的一对上表面电极；在所述片状基板的所述搭载面中由所述一对上表面电极所夹着的区域，搭载与所述上表面电极导通的电阻体；在所述安装面形成具有柔性的应力缓和层；在所述应力缓和层的与所述片状基板为相反侧的面形成具有一对区域的金属薄膜层；将所述片状基板分割成以所述一对上表面电极隔开的方向为短边方向的多个带状基板；在沿所述带状基板的长边方向的两端定位的侧面、所述搭载面及所述安装面，形成分别使所述一对上表面电极及所述金属薄膜层的一对区域导通的一对侧面电极；以及形成覆盖所述侧面电极及所述金属薄膜层的镀覆层。在本专利技术的优选的实施方式中，在形成所述金属薄膜层的步骤中，通过物理蒸镀而形成所述金属薄膜层。在本专利技术的优选的实施方式中，所述物理蒸镀为溅镀法。在本专利技术的优选的实施方式中，在搭载所述电阻体的步骤中，通过使用印刷的方法、或者通过使用物理蒸镀及光刻法的方法而搭载所述电阻体。在本专利技术的优选的实施方式中，在形成所述镀覆层的步骤之前，还包括将所述带状基板分割成多个单片的步骤。在本专利技术的优选的实施方式中，还包括如下步骤：在所述电阻体，形成贯通所述电阻体的修整槽。在本专利技术的优选的实施方式中，还包括如下步骤：形成覆盖所述电阻体及所述上表面电极的一部分的保护膜。[专利技术效果]根据本专利技术，在基板的安装面且在电阻体导通的金属薄膜层与基板之间，形成有具有柔性的应力缓和层。因此，在安装于电路基板的情况下，可通过应力缓和层变形来缓和因基板与电路基板的热膨胀的差所引起的应力，从而抑制龟裂的产生。另外，由于在应力缓和层与镀覆层之间形成金属薄膜层，所以镀覆层与应力缓和层直接相接的区域变小。因此，即便在应力缓和层包含树脂的情况下，也能够容易地形成镀覆层。关于本专利技术的其他特征及优点，通过基于附图在以下进行的详细说明而变得更明确。附图说明图1是表示本专利技术的第1实施方式的芯片电阻器的俯视图。图2是表示图1的芯片电阻器的仰视图。图3(a)、(b)是沿图1的II-II线的剖视图、及将一部分放大后的局部放大剖视图。图4是表示图1的芯片电阻器的制造方法的步骤的俯视图。图5是表示图1的芯片电阻器的制造方法的步骤的俯视图。图6是表示图1的芯片电阻器的制造方法的步骤的俯视图。图7是表示图1的芯片电阻器的制造方法的步骤的俯视图。图8是表示图1的芯片电阻器的制造方法的步骤的俯视图。图9是表示图1的芯片电阻器的制造方法的步骤的俯视图。图10是表示图1的芯片电阻器的制造方法的步骤的仰视图。图11(a)～(d)是表示图1的芯片电阻器的制造方法的步骤的前视图。图12是表示图1的芯片电阻器的制造方法的步骤的立体图。图13是表示图1的芯片电阻器的制造方法的步骤的立体图。图14(a)、(b)是表示图1的芯片电阻器的制造方法的步骤的立体图及前视图。图15(a)、(b)是表示图1的芯片电阻器的制造方法的步骤的立体图及前视图。图16是表示将图1的芯片电阻器安装于电路基板的状态的剖视图。图1本文档来自技高网...

【技术保护点】
一种芯片电阻器，其特征在于具备：基板，具有相互朝向相反侧的搭载面及安装面；一对上表面电极，配置于所述基板的所述搭载面的两端；电阻体，在所述基板的所述搭载面上搭载于所述一对上表面电极之间，且分别与所述一对上表面电极导通；应力缓和层，形成于所述基板的所述安装面，且具有柔性；金属薄膜层，形成于所述应力缓和层的与所述基板为相反侧的面，且具有在第1方向上隔开的一对区域；一对侧面电极，分别使所述一对上表面电极与所述金属薄膜层的一对区域导通；以及镀覆层，覆盖所述侧面电极及所述金属薄膜层。

【技术特征摘要】
2016.03.15 JP 2016-0510601.一种芯片电阻器，其特征在于具备：基板，具有相互朝向相反侧的搭载面及安装面；一对上表面电极，配置于所述基板的所述搭载面的两端；电阻体，在所述基板的所述搭载面上搭载于所述一对上表面电极之间，且分别与所述一对上表面电极导通；应力缓和层，形成于所述基板的所述安装面，且具有柔性；金属薄膜层，形成于所述应力缓和层的与所述基板为相反侧的面，且具有在第1方向上隔开的一对区域；一对侧面电极，分别使所述一对上表面电极与所述金属薄膜层的一对区域导通；以及镀覆层，覆盖所述侧面电极及所述金属薄膜层。2.根据权利要求1所述的芯片电阻器，其中所述应力缓和层包含硅酮树脂或环氧树脂。3.根据权利要求1所述的芯片电阻器，其中所述应力缓和层包含导电性树脂。4.根据权利要求1或2所述的芯片电阻器，其中所述应力缓和层形成于所述基板的所述安装面的整个面。5.根据权利要求1或2所述的芯片电阻器，其中所述应力缓和层具有一对区域，所述一对区域在所述第1方向上相互隔开且分别形成于所述基板的所述安装面的两端。6.根据权利要求5所述的芯片电阻器，其中所述金属薄膜层的所述各区域以使所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面露出的方式，覆盖所述应力缓和层的所述各区域的一部分。7.根据权利要求5所述的芯片电阻器，其中所述金属薄膜层的所述各区域覆盖所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面。8.根据权利要求1或2所述的芯片电阻器，其中所述金属薄膜层包含Ni-Cr合金。9.根据权利要求1或2所述的芯片电阻器，其中所述金属薄膜层包含溅镀层。10.根据权利要求9所述的芯片电阻器，其中所述侧面电极具有第2溅镀层，该第2溅镀层形成于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面；且所述溅镀层与所述第2溅镀层一体地形成。11.根据权利要求1或2所述的芯片电阻器，其中所述侧面电极具有配置于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的部分、以及沿所述基板的厚度方向观察时与所述搭载面及所述安装面重叠的部分。12.根据权利要求1或2所述的芯片电阻器，其中所述侧面电极包含Ni-Cr合金。13.根据权利要求1或2所述的芯片电阻器，其中所述镀覆层具有镀镍层及镀锡层。14.根据权利要求1或2所述的芯片电阻器，其中所述应力缓和层的厚度为10～50μm。15.根据权利要求1...

【专利技术属性】
技术研发人员：米田将记，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本,JP