半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，所述半导体结构包括：半导体衬底，所述半导体衬底中形成有隔离沟槽；隔离层，填充满所述隔离沟槽；吸光层，位于所述隔离层内。在本发明专利技术所形成半导体结构表面的光刻胶层中形成光刻图形时，可避免出现光刻胶层过度曝光现象，所形成光刻图形的尺寸与设计尺寸一致，提高所形成半导体结构的成品率。

Semiconductor structure and its formation method

A semiconductor structure and its forming method, which comprises: a semiconductor substrate, a semiconductor structure isolation trench formed in the semiconductor substrate; the isolation layer, fill the isolation groove; the light absorbing layer, in the isolation layer. In the present invention by forming photoresist pattern forming a photoresist layer on the surface of the semiconductor structure when the photoresist layer can avoid overexposure phenomenon, formed by the size and the design of uniform size lithography, improve the rate of finished products of forming a semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体集成电路的制造过程中，光刻是一种用于定义后续工艺区域的常用工艺。所述光刻工艺包括：首先，在半导体衬底表面形成光刻胶层（photoresist，PR）；接着，对所述光刻胶层进行曝光、显影，在光刻胶层中形成光刻图形，所述光刻图形暴露出待处理的半导体衬底表面；最后，以包含光刻图形的光刻胶层为掩模，对待处理的半导体衬底进行刻蚀或离子注入等后续工艺。在半导体器件的前段工艺（FrontEndOfLine，FEOL）中，采用光刻工艺形成阱区的过程如图1至图4所示，包括：参考图1，提供半导体衬底100，所述半导体衬底100包括有源区100a和其他区域100b，所述有源区100a和其他区域100b之间形成有浅沟槽隔离结构101；所述半导体衬底100的材料为硅、硅锗、碳化硅或砷化镓等，所述浅沟槽隔离结构101的材料为氧化硅。参考图2，形成覆盖所述半导体衬底100和浅沟槽隔离结构101上表面的光刻胶层102。参考图3，对所述光刻胶层102进行曝光、显影，在光刻胶层102中形成光刻图形103，所述光刻图形103暴露出有源区100a表面。参考图4，以包含光刻图形103的光刻胶层102为掩模，对所述有源区100a进行离子注入，形成阱区104。然而，通过上述光刻工艺形成阱区104时，所形成光刻图形103的尺寸与设计尺寸不一致，导致所形成阱区104的尺寸与设计尺寸存在差异。更多采用光刻工艺形成半导体器件的方法请参考专利号为US6607984B1的美国专利文件。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，使所形成光刻图形的尺寸与设计尺寸一致，提高所形成半导体结构的成品率。为解决上述问题，本专利技术提供了一种半导体结构，包括：半导体衬底，所述半导体衬底中形成有隔离沟槽；隔离层，填充满所述隔离沟槽；吸光层，位于所述隔离层内。相应的，本专利技术还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离沟槽；在所述隔离沟槽内填充满隔离层；其中，在所述隔离沟槽内填充满隔离层过程中，于所述隔离层内形成吸光层。可选的，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上由下至上依次形成第一隔离层、吸光层和第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层、吸光层和第二隔离层。可选的，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上形成第一隔离层；在隔离沟槽底面上的第一隔离层上形成吸光层，所述吸光层的上表面低于隔离沟槽两侧半导体衬底的上表面；在所述第一隔离层和吸光层的上表面上形成第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层和第二隔离层。与现有技术相比，本专利技术技术方案具有以下优点：在隔离沟槽内填充满内部形成有吸光层的绝缘层，作为将半导体衬底中有源区与其他区域隔离的浅沟槽隔离结构，由于所述吸光层能够吸收从隔离层表面入射的入射光以及从隔离层与半导体衬底相接触的界面反射的反射光，后续通过曝光、显影工艺在位于半导体衬底和绝缘层上的光刻胶层中形成暴露出有源区的光刻图形时，避免入射光在绝缘层与半导体衬底相接触的界面发生若干次反射，而再次从绝缘层的上表面射出，进而避免从下方对光刻胶层进一步曝光，使所形成光刻图形的尺寸与设计尺寸一致；后续以包含光刻图形的光刻胶层为掩模，对暴露出的有源区进行离子注入，以形成阱区时，能够保证所形成阱区的尺寸与设计尺寸一致，提高所形成半导体结构的性能。附图说明图1至图4为现有技术采用光刻胶层为掩膜形成阱区的示意图；图5为现有技术采用光刻胶层为掩膜形成阱区时，对包含光刻图形的光刻胶层再次曝光的示意图；图6为现有技术采用光刻胶层为掩膜形成阱区时，在光刻胶层下方形成底部抗反射层的示意图；图7~图12为本专利技术半导体结构的形成方法一个实施例的示意图；图13~图18为本专利技术半导体结构的形成方法另一个实施例的示意图。具体实施方式正如
技术介绍
部分所述，现有技术以光刻胶层为掩模在半导体衬底中形成阱区时，由于光刻胶层中光刻图形的尺寸与设计尺寸不一致，导致所形成阱区的尺寸与设计尺寸存在差异。针对上述缺陷，专利技术人经过研究发现，具体请参考图5，当对所述光刻胶层102进行曝光时，由于所述浅沟槽隔离结构101的材料为氧化硅，其消光系数k=0，为透明材料，而所述半导体衬底100的材料为硅、硅锗、碳化硅或砷化镓等不透光材料，因此所述半导体衬底100与浅沟槽隔离结构101相接触的界面105形成能够反光的镜面；在对光刻胶层102曝光过程中，入射光在所述界面105处被反射至光刻胶层102的底部，从而导致反射光从下方对所述光刻胶层102进一步曝光，导致曝光、显影后形成于光刻胶层102中光刻图形103的尺寸与设计尺寸不一致。而且，由于界面105处的反射光受到所述界面105的倾角以及所述浅沟槽隔离结构101的深度的影响，并与所述光刻胶层102到有源区100a和其他区域100b的距离有关，当所述光刻胶层102覆盖部分浅沟槽隔离结构101时，会导致光刻图形103的尺寸与设计尺寸之间存在大于0nm且小于或者等于100nm差异；在以包含光刻图形103的光刻胶层102为掩模，对所述半导体衬底100进行离子注入后，形成图4中阱区104的尺寸也与设计尺寸不一致，从而影响半导体器件的性能。目前，随着半导体器件设计面积不断地缩小，半导体器件的特征尺寸（CriticalDimension，CD）也越来越小，对特征尺寸的控制也越来越严格，以确保半导体器件的性能；因此，在采用光刻胶层为掩模形成阱区时，如何精确控制光刻胶层中光刻图形的尺寸，减小光刻图形的尺寸与设计尺寸之间差异成为亟待解决的问题之一。参考图6，现有技术通过在光刻胶层102下方形成底部抗反射层110（bottomanit-reflectioncoat，BARC）来解决上述问题，所述底部抗反射层110的材料为氮化钛、氮化硅或有机抗反射涂层等。然而，在对半导体衬底100进行离子注入形成阱区之前，需先通过刻蚀工艺去除未被形成有光刻图形103的光刻胶层102覆盖的底部抗反射层110，而该刻蚀工艺会对半导体衬底100的表面造成损伤，导致所形成半导体器件的性能下降。专利技术人经过进一步研究发现，可在形成图5中浅沟槽隔离结构101时，在浅沟槽隔离结构101中形成吸光层，该吸光层能够吸收从浅沟槽隔离结构101表面入射，并从隔离层101与半导体衬底100相接触的界面105反射的反射光，避免反射光从下方对光刻胶层102进一步曝光，使所形成光刻图形103的尺寸与设计尺寸一致，进而保证所形成阱区的尺寸与设计尺寸一致。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有隔离沟槽，所述半导体衬底的材料为不透光材料，所述隔离沟槽的材料为透明材料；在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上由下至上依次形成第一隔离层、吸光层和第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层、吸光层和第二隔离层，剩余的第一隔离层、吸光层和第二隔离层仅覆盖隔离沟槽的上表面，所述第一隔离层和所述第二隔离层的材料为透明材料，所述吸光层的材料为无机抗反射层；在所述隔离层以及所述半导体衬底的上表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖相邻隔离沟槽之间预定形成有源区的半导体衬底，并暴露靠近所述预定形成有源区的半导体衬底的该部分区域隔离层的上表面。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有隔离沟槽，所述半导体衬底的材料为不透光材料，所述隔离沟槽的材料为透明材料；在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上由下至上依次形成第一隔离层、吸光层和第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层、吸光层和第二隔离层，剩余的第一隔离层、吸光层和第二隔离层仅覆盖隔离沟槽的上表面，所述第一隔离层和所述第二隔离层的材料为透明材料，所述吸光层的材料为无机抗反射层；在所述隔离层以及所述半导体衬底的上表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖相邻隔离沟槽之间预定形成有源区的半导体衬底，并暴露靠近所述预定形成有源区的半导体衬底的该部分区域隔离层的上表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上形成第一隔离层；在隔离沟槽底面上的第一隔离层上形成吸光层，所述吸光层的上表面低于隔离沟槽两侧半导体衬底的上表面；在所述第一隔离层和吸光层的上表面上形成第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层和第二隔离层。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一隔离层的厚度为1nm～50nm，所述吸光层的厚度为5nm～50nm，所述第二隔离层的厚度为250nm～1000nm。4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成第一隔离层、吸光层和第二隔离层的方法为化学气相沉积工艺。5.如权利要求1所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：胡华勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海,31