半导体封装组件制造技术

本实用新型专利技术是关于半导体封装组件。根据一实施例的半导体封装组件包括：承载件，其上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于该承载件的上表面以与若干接合垫中的相应第一者电连接；待封装件，其叠加于封装件的第一表面上且经配置以与若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽该承载件的上表面、该封装件及该待封装件。本实用新型专利技术能够充分利用半导体芯片或晶片下方的使用空间，从而减小封装面积。

Semiconductor package module

The utility model relates to a semiconductor package component. According to an embodiment of the semiconductor package includes: bearing parts, the upper surface is provided with a plurality of bonding pads; package configured to surface mount technology is provided on the bearing parts on the upper surface and a plurality of engagement corresponding first electric connection pad; to package its first surface superimposed on the package the member and configured to engage with a number of the corresponding second pad are electrically connected; and an insulating shell, at least on the surface of the bearing cover, the package and the package. The utility model can make full use of the space under the semiconductor chip or the wafer, so as to reduce the encapsulation area.

【技术实现步骤摘要】
半导体封装组件
本技术涉及半导体封装领域，特别是涉及半导体封装领域中的半导体封装组件。
技术介绍
封装件与半导体芯片(Chip)或裸片(die)需要被高度集成在有限面积的封装结构中。而现有的半导体封装内封装(PackageInPackage，PIP)结构是采用表面贴装技术(SurfaceMountTechnology，SMT)将封装件与半导体芯片或裸片平行放置在封装基板上，这样的封装结构不仅占用了较大的封装基板面积，而且浪费了半导体芯片或裸片下方的使用空间。举例来说，通常电源模块效率需要在尺寸和效率之间做出取舍，借助更大尺寸的驱动器、MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物半导体场效应晶体管)和磁性组件，可以实现更高效率。但是现今封装结构中往往需要将其它芯片另外整合在同一封装中，芯片在封装基板上二维的设置将造成封装结构的面积无法缩小。且电源模块的封装因大电流的流通造成整体组件的温度较高，需要更好的散热效能。因此，有必要提供一种新的半导体封装组件，以解决现有技术所存在的问题，从而适应日益严苛的小型化的市场需要。
技术实现思路
本技术的目的之一在于提供一半导体封装组件，其在将封装件与其它半导体芯片或裸片封装在一起的同时可有效保证半导体封装组件的小型化。本技术的一实施例提供一半导体封装组件，其包括：承载件，其上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于所述承载件的上表面以与若干接合垫中的相应第一者电连接；待封装件，其叠加于封装件的第一表面上且经配置以与若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽所述承载件的上表面、封装件及所述待封装件。在本技术的实施例中，该封装件为QFN(QuadFlatNo-leadPackage，方形扁平无引脚封装)元件。在本技术的又一实施例中，该封装件为电源模块。在本技术的实施例中，该封装件具有与第一表面相对的第二表面，该第二表面上设置有引脚以经配置与若干接合垫中的相应第一者电连接。在本技术的又一实施例中，该封装件的第二表面进一步设置有接地垫及芯片，该芯片设置于接地垫上并经由引线将芯片连接至接地垫。在本技术的实施例中，该引脚由引线框架形成。在本技术的又一实施例中，该待封装件是通过导电胶或非导电胶与第一表面粘连。在本技术的实施例中，该待封装件是通过打线接合工艺以经配置与若干接合垫中的相应第二者电连接。在本技术的又一实施例中，该承载件具有与上表面相对的下表面，下表面设置有若干焊垫，若干焊垫经配置以与若干接合垫电路导通。在本技术的实施例中，若干焊垫上进一步设置有相应焊球以提供半导体封装组件的外部引脚。本技术实施例提供的半导体封装组件能够充分利用半导体芯片或裸片下方的使用空间，从而实现减小封装面积，提升半导体封装组件的集成度、减小产品尺寸等优点。附图说明图1是根据本技术一实施例的半导体封装组件的俯视结构示意图图2是根据本技术一实施例的半导体封装组件的纵向截面示意图具体实施方式为更好的理解本技术的精神，以下结合本技术的优选实施例对其作进一步说明。以下各实施例的说明是参考附加的图式，用以例示本技术可用以实施的特定实施例。再者，本技术所提到的方向用语，例如上、下、纵向等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。图1是根据本技术一实施例的半导体封装组件100的俯视结构示意图，图2是根据本技术一实施例的半导体封装组件100的纵向截面示意图，该半导体封装组件100可以是图1中的半导体封装组件100。如图1、2所示，根据本技术一实施例的半导体封装组件100包括：承载件10、封装件12、待封装件14及绝缘壳体16。该待封装件14可以是裸片或芯片。在其它实施例中，半导体封装组件100可进一步包含更多待封装元件14，此处仅为叙述方便。该承载件10可以为引线框架、封装基板或硅基板。该承载件10的上表面102设置有若干接合垫104，下表面106设置有若干焊垫108，藉由承载件10内部设置的通孔等(未示出)可实现两者间的电路导通。在本实施例中，下表面106上的焊垫108进一步植有焊球109以提供半导体封装组件100的外部引脚。封装件12为QFN元件，或是类似于QFN元件的其它封装元件，其经配置以承载于承载件10上，例如以表面贴装技术设置于承载件10的上表面102。封装件12具有相对的第一表面122和第二表面124，第二表面124上设置有引脚126，其可由引线框架形成。引脚126经配置以与若干接合垫104中的相应第一者104'电连接。在本实施例中，封装件12为电源模块的QFN封装，其具有设置于引线框架的接地垫130上的芯片128且将该芯片128经由引线132连接至引脚126。在另一实施例中，该芯片128经由覆晶(flipchip)方式连接至接地垫130。在又一实施例，该接地垫130与该引脚126分别经由焊料136连接至该承载件10上的若干接合垫104中的相应第一者104'和若干接合垫104中的相应第三者104”'。如此，该封装件12所产生的热量可以有效地导通至承载件10，进而使半导体封装组件100具有较佳的散热性能。该裸片或芯片14叠加于该封装件12上，具体的，可承载于封装件12的第一表面122上且经配置以与若干接合垫104中的相应第二者104”电连接。在本实施例中，该裸片或芯片14是通过粘结剂，如非导电胶(未示出)与封装件12的第一表面122粘连。在本实施例中，裸片或芯片14可通过打线接合(WireBond)工艺由引线142连接至承载件10的上表面102的若干接合垫104中的相应第二者104”以实现裸片或芯片14与承载件10之间的电连接。该绝缘壳体16经注塑形成以遮蔽该承载件10的上表面102、封装件12及裸片或芯片14等以保护内部电路不受外界因素破坏。本技术实施例提供的半导体封装组件100，通过SMT技术在承载件10上设置封装件12，同时在封装件12的第一表面122上叠加设置裸片或芯片14，该裸片或芯片14经由打线接合电连接至承载件10，从而可充分利用裸片或芯片14下方的空间，节约承载件10的封装面积。因此，本技术的半导体封装组件可进一步提升产品整合密度，减小封装尺寸并强化散热性能。本技术的
技术实现思路
及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本技术的教示及揭示而作种种不背离本技术精神的替换及修饰。因此，本技术的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本技术的替换及修饰，并为本专利申请权利要求书所涵盖。本文档来自技高网...

【技术保护点】
一种半导体封装组件，其特征在于：所述半导体封装组件包含：承载件，所述承载件的上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于所述承载件的上表面以与所述若干接合垫中的相应第一者电连接；待封装件，其叠加于所述封装件的第一表面上且经配置以与所述若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽所述承载件的上表面、所述封装件及所述待封装件。

【技术特征摘要】
1.一种半导体封装组件，其特征在于：所述半导体封装组件包含：承载件，所述承载件的上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于所述承载件的上表面以与所述若干接合垫中的相应第一者电连接；待封装件，其叠加于所述封装件的第一表面上且经配置以与所述若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽所述承载件的上表面、所述封装件及所述待封装件。2.如权利要求1所述的半导体封装组件，其特征在于：所述封装件为QFN组件。3.如权利要求2所述的半导体封装组件，其特征在于：所述封装件为电源模块。4.如权利要求1所述的半导体封装组件，其特征在于：所述封装件具有与第一表面相对的第二表面，所述第二表面上设置有引脚以经配置与所述若干接合垫中的相应第一者电连接。5.如权利要求4所述的半导体封装组件，其特征...

【专利技术属性】
技术研发人员：王志武，
申请(专利权)人：日月光封装测试上海有限公司，
类型：新型
国别省市：上海,31