保形低温密闭性电介质扩散屏障制造技术

本发明专利技术提供了适用作3D外形上方的电介质扩散屏障的保形密闭性电介质膜。在实施例中，电介质扩散屏障包括可通过原子层沉积ALD技术来沉积的诸如金属氧化物之类的电介质层，对于较薄的连续密闭性扩散屏障而言，通过原子层沉积ALD技术沉积的电介质层的保形度和密度大于通过PECVD工艺沉积的传统的基于二氧化硅的膜中可实现的保形度和密度。在其它实施例中，扩散屏障是例如双层的包括高k电介质层和低k或中等k电介质层的多层膜，以减小扩散屏障的介电常数。在其它实施例中，通过在保持较高的膜保形度和密度的同时调节硅酸盐的硅含量来将高k电介质层中的硅酸盐(例如金属硅酸盐)形成为减小扩散屏障的k值。

Conformal low temperature closed dielectric barrier for diffusion

The present invention provides a conformal sealed dielectric film suitable for the dielectric diffusion barrier above the 3D shape. In one embodiment, the dielectric diffusion barrier includes a dielectric layer by atomic layer deposition ALD technique to the deposition of metal oxides such as the like, for the thin continuous confined diffusion barrier, the dielectric layer deposited by atomic layer deposition ALD technology of conformal density and larger than by conformal degree and density can be realized the silica in the film deposition process based on the traditional PECVD. In other embodiments, the diffusion barrier is a multilayer such as a double layer including a high k dielectric layer and a low k or medium k dielectric layer to reduce the dielectric constant of the diffusion barrier. In other embodiments, adjust the content of silicon silicate by conformal degree and density in the film at the same time keep high to high k dielectric layer silicates (e.g. metal silicate) formed in order to reduce the value of K diffusion barrier.

【技术实现步骤摘要】
保形低温密闭性电介质扩散屏障本申请为分案申请，其原申请是于2014年8月19日(国际申请日为2011年12月20日)向中国专利局提交的专利申请，申请号为201180076399.6，专利技术名称为“保形低温密闭性电介质扩散屏障”。
本专利技术的实施例总体上涉及半导体器件，更具体地，涉及保形电介质扩散屏障。
技术介绍
诸如包含金属氧化物半导体晶体管(MOSFET)的集成电路等之类的微电子器件通过减小相邻特征之间的节距并且结合三维晶体管结构(例如，finFET(鳍式场效应晶体管))而不断缩小。随着晶体管的密度和非平面性增加以及互连金属化的增加，增大互连电容并且进行电隔离更加困难。最近十年的互连工艺越来越多地包含“低k”膜(例如，低于～3.2的膜)作为层间电介质(ILD)的选材，从而部分进一步实现了气隙形成，由此有意引入了相邻金属线之间的ILD内的空隙。另外，由于基本3D结构而导致外形会引起需要被保形电介质层密封/覆盖的空隙和/或缺陷。等离子体增强化学气相沉积(PECVD)工艺通常用于低k互连应用中的电介质沉积，但没有提供高保形度/阶梯覆盖率。例如，PECVD低k膜通常具有小于55％的保形度(例如，仅仅对于沉积/蚀刻/沉积型顺序有接近75％的保形度)，其中，电介质在垂直(例如，侧壁)表面上沉积的厚度小于电介质在水平(例如，顶)表面上沉积的厚度的55％。CVD或低压CVD(LPCVD)技术提供了更高的保形度，但需要比低k互连应用通常允许的温度较高的温度。常常期望的是，用电介质层提供密闭性密封，例如防止金属(例如，Cu)从金属互连线向外扩散进入周围的ILD材料，以及防止湿气和湿化学品从周围的ILD(或者从气隙形成工艺中的空隙)向内扩散进入3D结构(例如，金属线、晶体管等)中。由于难以在3D外形上实现完美覆盖率和膜致密度，导致因此需要电介质扩散屏障是最小厚度。因此，用以减小电介质扩散屏障最小厚度的材料和技术是有利的。附图说明以举例方式而非限制方式说明了本专利技术的实施例，可以在结合附图进行考虑时参照下面的具体实施方式来更充分地理解本专利技术的实施例，其中：图1是示出根据实施例的形成电介质扩散屏障的方法的流程图；图2A、图2B、图2C、图2D、图2E、如2F和图2G示出了通过根据图1中示出的方法实施例构造的IC的横截面的侧视图；图3A至图3B示出了根据本专利技术的实施例的电介质扩散屏障实施例的实验评价的线状图；以及图4是可以结合根据图1和图2A至图2G所示的方法构造的IC的移动计算平台的功能框图。具体实施方式在下面的描述中，阐述了众多细节，然而，本领域的技术人员应当清楚，可在没有这些具体细节的情况下实践本专利技术。在一些情形下，公知的方法和装置是以框图形式而非以细节示出的，以避免混淆本专利技术。在整个本说明书中提及“实施例”意指结合实施例描述的具体的特征、结构、功能或特性包括在本专利技术的至少一个实施例中。因此，在整个本说明书中的多处出现短语“在实施例中”未必是指本专利技术的同一实施例。此外，在一个或多个实施例中，可按任何合适方式组合具体的特征、结构、功能或特性。例如，第一实施例和第二实施例可以在这两个实施例互不排他的情况下任意组合。在本文中可使用术语“耦合”和“连接”连同它们的衍生词来描述组件之间的结构关系。应该理解，这些术语不旨在是彼此的同义词。确切地，在具体实施例中，“连接”可用于指示两个或更多个元件彼此直接物理或电接触。“耦合”可用于指示两个或更多个元件彼此直接或间接(其间有其它居间元件)物理或电接触，和/或两个或更多个元件彼此协作或相互作用(例如，如同因果关系一样)。本文所用的术语“上方”、“下方”、“在…之间”和“上”是指一个材料层相对于其它层的相对位置。如此，例如，设置在另一个层上方或下方的一个层可直接接触另一个层或者可具有一个或多个居间层。此外，设置在两个层之间的一个层可直接接触这两个层或者可具有一个或多个居间层。与此相对，第二层“上”的第一层直接接触第二层。本文描述的是适用于3D外形上的电介质扩散屏障的保形密闭性电介质膜。在实施例中，电介质扩散屏障是通过原子层沉积(ALD)技术沉积的电介质层，相比于能够具有不超过75％保形度的、(例如)通过PECVD或通过重复性的沉积/溅射等离子体增强化学气相沉积(PECVD)工艺沉积的传统基于二氧化硅/氮化物/碳化物的膜中可以实现的保形度，ALD针对较薄连续扩散屏障实现的保形度是至少95％。因为ALD电介质层可具有比这种PECVD膜相对更高的介电常数，所以可反直觉地在对电容敏感的结构中采用这种材料，然而，已发现某些“高k”电介质层材料的优异阶梯覆盖率和较大质量/原子密度能够得到厚度减小的密闭性扩散屏障。通常，此高质量和/或高原子密度意味着无(或非常低的)孔隙率，其中，屏障材料中的空隙的间隔是使得难以使原子扩散穿过屏障材料(即，更曲折的扩散路径)这样的小尺寸。因此，针对扩散屏障，可以优选地进行仅仅具有中等好的阶梯覆盖率和密闭性的中等k膜与具有更好的阶梯覆盖率和密闭性的更高k膜之间的折衷。例如，在某些应用中，扩散屏障的厚度的这种减小通过增大了极低电介质可用的体积(例如，气隙的体积)而实现对结构(例如，互连ILD层)的电容的净减小。在进一步的实施例中，扩散屏障的介电常数有利地减小，由此，屏障形成为包括相对高kALD层和低k或中间k电介质层(例如，双层)的多层膜。在其它实施例中，相对高kALD层中的硅酸盐被形成为利用ALD电介质的保形度和密度，但通过调节硅酸盐中的硅含量来降低扩散屏障的k值。图1是示出根据实施例的用于形成电介质扩散屏障的方法100的流程图，在该实施例中，ILD中的互连金属化包含在同一金属层(例如，金属线)的相邻金属结构之间的气隙。电介质扩散屏障设置在金属线的气隙侧壁之间，用于保护互连金属化。虽然示例性的互连实施例用作可用的说明，但要注意，示例性互连背景下描述的电介质扩散屏障材料和沉积技术可应用于其中在苛刻3D外形上需要致密的保形密闭性电介质扩散屏障的许多其它背景下。例如，本领域的技术人员可容易地实现本文提供的教导，以形成设置在finFET上的扩散屏障、浅沟槽隔离区域的衬垫、光电子集成电路中的波导的钝化层等。本文提供的教导也可应用于诸如以双镶嵌结构形成非常薄的密闭性Cu盖帽层之类的一些2D应用。方法100先开始操作110，形成低kILD结构。图2A示出根据方法100的实施例构造的通过诸如微处理器或其它逻辑器件的集成电路(IC)的横截面的侧视图。在图2A中，IC的晶体管设置在衬底201中。衬底201可包括任何传统的半导体衬底(例如，硅、Ge、SiGe、SiC、GaAs、InP、GaN等)(无论是主体格式还是SOI格式)以及聚合物衬底(例如，TFT应用中)。设置在衬底201中的晶体管可以是任何传统的设计，例如但不限于平面或非平面MOSFET、平面或非平面高电子迁移率晶体管(HEMT)等。在衬底201上方设置包括低k电介质层210的低kILD结构，例如通过本领域已知的任何双镶嵌工艺在低k电介质层210中嵌入第一金属互连级205。在示例性实施例中，低k电介质层210是根据孔隙率其电介质常数的范围是2.5-3.2的碳掺杂的氧化物(SiOC:H)。当然，也可利用其它已知的低kILD材料本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：在衬底之上的第一低k层间电介质(ILD)层中的第一金属互连结构；在所述第一低k ILD层中的第二金属互连结构，所述第二金属互连结构与所述第一金属互连结构横向相邻并且由所述第一低k ILD层中的沟槽分隔开，所述沟槽具有底部和侧壁；密闭性电介质扩散屏障层，其在所述第一金属互连结构的部分上方并且沿着所述沟槽的所述底部和侧壁是连续的；第二低k ILD层，其在所述密闭性电介质扩散屏障层上、沿着所述沟槽的所述底部和侧壁；以及在所述第二低k ILD层中的气隙，所述气隙具有位于所述第一金属互连结构的所述部分上方的所述密闭性电介质扩散屏障层的顶部之下的顶部。

【技术特征摘要】
1.一种集成电路结构，包括：在衬底之上的第一低k层间电介质(ILD)层中的第一金属互连结构；在所述第一低kILD层中的第二金属互连结构，所述第二金属互连结构与所述第一金属互连结构横向相邻并且由所述第一低kILD层中的沟槽分隔开，所述沟槽具有底部和侧壁；密闭性电介质扩散屏障层，其在所述第一金属互连结构的部分上方并且沿着所述沟槽的所述底部和侧壁是连续的；第二低kILD层，其在所述密闭性电介质扩散屏障层上、沿着所述沟槽的所述底部和侧壁；以及在所述第二低kILD层中的气隙，所述气隙具有位于所述第一金属互连结构的所述部分上方的所述密闭性电介质扩散屏障层的顶部之下的顶部。2.根据权利要求1所述的集成电路结构，还包括：位于所述密闭性电介质扩散屏障层与所述第一金属互连结构之间的硬掩模层。3.根据权利要求2所述的集成电路结构，其中，所述硬掩模层不在所述沟槽中。4.根据权利要求2所述的集成电路结构，其中，所述硬掩模层包括硅、氧和氮。5.根据权利要求1所述的集成电路结构，其中，所述气隙完全在所述第二低kILD层内。6.根据权利要求1所述的集成电路结构，其中，所述第一低kILD层具有在2.5-3.2的范围内的介电常数。7.根据权利要求6所述的集成电路结构，其中，所述第一低kILD层包括硅、氧、碳和氢。8.根据权利要求1所述的集成电路结构，其中，所述第二低kILD层具有在2.5-3.1的范围内的介电常数。9.根据权利要求8所述的集成电路结构，其中，所述第二低kILD层包括硅、氧、碳和氢。10.根据权利要求1所述的集成电路结构，其中，所述密闭性电介质扩散屏障层具有比所述第一低kILD层和所述第二低kILD层的介电常数大的介电常数。11.根据权利要求1所述的集成电路结构，其中，所述密闭性电介质扩散屏障层包括高k电介质层。12.根据权利要求1所述的集成电路结构，其中，所述第一金属互连结构和所述第二金属互连结构包括屏障层和填充金属。13.根据权利要求1所述的集成电路结构，其中，所述填充金属是铜。14.一种制造集成电路结构的方法，所述方法包括：在衬底之上的第一低k层间电介质(ILD)层中形成第一金属互连结构；在所述第一低kILD层中形成第二金属互连结构，所述第二金属互连结构与所述第一金属互连结构横向相邻并且由所述第一低kILD层中的沟槽分隔开，所述沟槽具有底部和侧壁；在所述第一金属互连结构的部分上方并且沿着所述沟槽的所述底部和侧壁形成密闭性电介质扩散屏障层；沿着所述沟槽的所述底部和侧壁在所述密闭性电介质扩散屏障层上形成第二低kILD层；以及在所述第二低kILD层中形成气隙，所述气隙具有位于所述第一金属互连结构的所述部分上方的所述密闭性电介质扩散屏障层的顶部之下的顶部。15.根据权利要求14所述的方法，其中，与所述沟槽共形地沉积所述密闭性电介质扩散屏障层。16.根据权利要求15所述的方法，其中，与所沟槽非共形地沉积所述第二低kILD层。17.根据权利要求14所述的方法，还包括：在所述第一金属互连结构上方形成硬掩模层，其中，所述密闭性电介质扩散屏障层形成在所述第一金属互连结构上方的所述硬掩模层上方。18.根据权利要求17所述的方法，其中，所述硬掩模层不在所述沟槽中。19.根据权利要求17所述的方法，其中，所述硬掩模层包括硅、氧和氮。20.根据权利要求14所述的方法，其中，所述密闭性电介质扩散屏障层是通过原子层沉积(ALD)形成的。21.根据权利要求14所述的方法，其中，所述气隙完全在所述第二低kILD层内。22.根据权利要求14所述的方法，其中，所述第一低kILD层具有在2.5-3.2的范围内的介电常数。23.根据权利要求22所述的方法，其中，所述第一低kILD层包括硅、氧、碳和氢。24.根据权利要求14所述的方法，其中，所述第二低kILD层具有在2.5-3.1的范围内的介电常数。25.根据权利要求24所述的方法，其中，所述第二低kILD层包括硅、氧、碳和氢。26.根据权利要求14所述的方法，其中，所述密闭性电介质扩散屏障层具有比所述第一低kILD层和所述第二低kILD层的介电常数大的介电常数。27.根据权利要求14所述的方法，其中，所述密闭性电介质扩散屏障层包括高k电介质层。28.根据权利要求14所述的方法，其中，所述第一金属互连结构和所述第二金属互连结构包括屏障层和填充金属。29.根据权利要求14所述的集成电路结构，其中，所述填充金属是铜。30.一种集成电路结构，包括：在衬底之上的第一低k层间电介质(ILD)层中的金属互连结构；在所述金属互连结构上的硬掩模层；在所述硬掩模层上的金属氧化物层；在所述金属氧化物层上的第二低kILD层；以及在所述第二低kILD层中并且穿过所述金属氧化物层和所述硬掩模层中的开口的导电通孔，所述导电通孔在所述金属互连结构上并且电耦合到所述金属互连结构。31.根据权利要求30所述的集成电路结构，其中，所述金属氧化物层具有比所述硬掩模层的厚度小的厚度。32.根据权利要求30所述的集成电路结构，其中，所述硬掩模层包括硅、氧和氮。33.根据权利要求30所述的集成电路结构，其中，所述第一低kILD层具有在2....

【专利技术属性】
技术研发人员：S·金，俞辉在，S·科萨拉朱，T·格拉斯曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US