半导体器件、MIM电容器及其制造方法技术

本发明专利技术实施例提供了一种半导体器件。半导体器件包含：半导体衬底；位于半导体衬底上方的第一介电层；位于第一介电层上方的第二介电层；延伸穿过第二介电层的通孔；在通孔的底部并沿着通孔侧壁共形地形成的底部导电层；在底部导电层上方共形地形成的第三介电层；在第三介电层上方共形地形成的上部导电层；在上部导电层上方形成并与该上部导电层连接并填充通孔的上部接触件；其中，上部导电层在上部接触件和第三介电层之间提供扩散阻挡。本发明专利技术实施例还公开了一种金属‑绝缘体‑金属(MIM)电容器及关联的制造方法。

Semiconductor device, MIM capacitor and manufacturing method thereof

The embodiment of the invention provides a semiconductor device. A semiconductor device includes a semiconductor substrate; a first dielectric layer on the semiconductor substrate; the first dielectric layer above the second dielectric layer; through holes extending through the second dielectric layer; at the bottom of the via hole and the bottom conductive layer along the via sidewalls conformally formed in the dielectric layer; third the bottom conductive layer conformally formed; the upper part of the conductive layer third dielectric layer conformally formed; in the above the upper conductive layer is formed and connected with the upper conductive layer and the upper part of the through hole filling contact; the upper conductive layer contact between the member and the third dielectric layer is provided on the upper part of the diffusion barrier. The embodiment of the invention also discloses a metal insulator metal (MIM) capacitor and production method of the association.

【技术实现步骤摘要】
半导体器件、MIM电容器及其制造方法
本专利技术实施例涉及半导体器件、MIM电容器及其制造方法。
技术介绍
互补金属氧化物半导体(CMOS)是一门用来构造诸如微处理器、微控制器等的数字集成电路(IC)或者诸如图像传感器、数据转换器和用于多种通信类型的收发器的模拟电路的技术。IC可包括通过金属层彼此连接的诸如晶体管的数字逻辑部件和诸如电阻器和电容器的其他部件。许多类型的电容器，诸如金属氧化物半导体(MOS)电容器、P-N结电容器、多晶硅-绝缘体-多晶硅(PIP)电容器和金属-绝缘体-金属(MIM)电容器在半导体器件中使用。特别是，MIM电容器提供具有广泛应用的减小的电极电阻。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体器件，包括：半导体衬底；第一介电层，位于所述半导体衬底的上方；第二介电层，位于所述第一介电层的上方；通孔，延伸穿过所述第二介电层；底部导电层，在所述通孔的底部并沿着所述通孔的侧壁共形地形成；第三介电层，在所述底部导电层的上方共形地形成；上部导电层，在所述第三介电层的上方共形地形成；和上部接触件，在所述上部导电层的上方形成，连接至所述上部导电层并填充所述通孔；其本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；第一介电层，位于所述半导体衬底的上方；第二介电层，位于所述第一介电层的上方；通孔，延伸穿过所述第二介电层；底部导电层，在所述通孔的底部并沿着所述通孔的侧壁共形地形成；第三介电层，在所述底部导电层的上方共形地形成；上部导电层，在所述第三介电层的上方共形地形成；和上部接触件，在所述上部导电层的上方形成，连接至所述上部导电层并填充所述通孔；其中，所述上部导电层在所述上部接触件和所述第三介电层之间提供扩散阻挡。

【技术特征摘要】
2016.03.17 US 15/072,9511.一种半导体器件，包括：半导体衬底；第一介电层，位于所述半导体衬底的上方；第二介电层，位于所述第一介电层的上方；通孔，延伸穿过所述第二介电层；底部导电层，在所述通孔的底部并沿着所述通孔的侧壁共形地形成；第三介电层，在所述底部导电层的上方共形地形成；上部导电层，在所述第三介电层的上方共形地形成；和上部接触件，在所述上部导电层的上方形成，连接至所述上部导电层并填充所述通孔；其中，所述上部导电层在所述上部接触件和所述第三介电层之间提供扩散阻挡。2.根据权利要求1所述的半导体器件，还包括位于所述第一介电层中的底部接触件，其中，所述底部接触连接至所述底部导电层。3.根据权利要求2所述的半导体器件，其中，所述底部导电层、所述第三介电层和所述上部导电层共同形成电容储存体。4.根据权利要求2所述的半导体器件，其中，所述底部导电层在所述底部接触件和所述第三介电层之间提供扩散阻挡。5.根据权利要求1所述的半导体器件，其中，所述通孔包含阶梯配置。6.根据权利要求1所述的半导体器件，其中，所述第三介电层包含高介电常数(高K)材料，K值介于到之间。7.根据权利要求1所述的半导体器件，其中，所述第二介电层包含未掺...

【专利技术属性】
技术研发人员：周仲彦，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71