一种带隙基准电路制造技术

一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。上述方案在提高电源抑制比的同时稳定性不受影响，避免低电源电压下难以实现稳定输出的问题。

A bandgap reference circuit

A bandgap reference circuit, the bandgap reference circuit comprises an operational amplifier, the output of the operational amplifier is connected to the feedback circuit access point, wherein the output terminal of the operational amplifier circuit via a common source stage single level load, the feedback circuit connected to the access point. In addition, the stability of the proposed scheme is not affected while the power supply rejection ratio is increased, and the stable output problem is avoided under the low supply voltage.

【技术实现步骤摘要】
一种带隙基准电路
本专利技术涉及电路
，特别是涉及一种带隙基准电路。
技术介绍
带隙基准电路(BANDGAP)是模拟电路中的基本电路，几乎所有的功能电路比如模数转换电路、数模转换电路等都需要带隙基准电路来产生一个不随电源电压和温度变化的参考电压。对于不随电源电压变化的参考电压的衡量指标，就是电源抑制比(PowerSupplyRejectionRatio，PSRR)。所以提高PSRR，对带隙基准电路至关重要。然而，现有技术中，带隙基准电路在提高电源抑制比时，稳定性受到影响，但又难以实现补偿，除此之外，现有的带隙基准点路还存在低电源电压下难以实现稳定输出的问题。
技术实现思路
本专利技术实施例要解决的技术问题是提供一种带隙基准电路，提高电源抑制比的同时稳定性不受影响，同时避免了低电源电压下难以实现稳定输出的问题。为了解决上述问题，本专利技术实施例提供一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，其特征在于，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。可选地，所述单级带负载的共源级电路包括第一NMOS管和负载单元；所述第一NMOS管适于将输入电压的变化转换为漏极电流的变化，所述第一NMOS管的栅极作为所述单级带负载的共源级电路的输入端，源极接地，漏极与所述负载单元耦接；所述负载单元适于将所述漏极电流的变化转化为电压的变化。可选地，所述负载单元包括第一PMOS管；所述第一PMOS管的漏极与栅极耦接，并与所述第一NMOS管耦接，所述第一PMOS管的源极耦接电源。可选地，所述负载单元包括第二NMOS管；所述第二NMOS管的栅极与漏极耦接并与电源耦接，所述第二NMOS管的源极与所述第一NMOS管的漏极耦接。可选地，所述负载单元包括第一电阻；所述第一电阻的第一端与所述第一NMOS管的漏极漏接。可选地，所述带隙基准电路，还包括：第一PNP管、第二PNP管、第二电阻、第三电阻、第四电阻、第二PMOS管和第三PMOS管；所述第一PNP管的集电极与基极接地；所述第二PNP管的基极与集电极接地；所述第二电阻的第一端与所述第一PNP管的发射极耦接；所述运算放大器的正相输入端与所述第二PNP管的发射极耦接，负相输入端与所述第二电阻的第二端耦接；所述第三电阻的第一端与所述第二电阻的第二端耦接；所述第四电阻的第一端与所述第二PNP管的发射极耦接，所述第四电阻的第二端作为所述带隙基准电路的输出端；所述第二PMOS管的源极耦接电源，所述第二PMOS管的漏极与所述第三电阻的第二端耦接；所述第三PMOS管的源极耦接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极耦接并作为所述反馈电路接入点，所述第三PMOS管的漏极与所述第四电阻的第二端耦接与现有技术相比，本专利技术的技术方案具有以下有益效果：本专利技术实施例通过在所述运算放大器的输出端接入单级带负载的共源级电路，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点，从而可以通过提高增益来提高带隙基准电路的电源抑制比。此外，由于单级带负载的共源级电路的输出阻抗小，极点很大，对原来的基本的带隙基准电路的稳定性不会产生影响，也不需要额外消耗电压余度，从而在提高带隙基准电路的电源抑制比的同时，避免了补偿难和低电源电压下难以实现稳定输出的问题。附图说明图1是本专利技术实施例中的一种带隙基准电路的结构示意图；图2是图1中所示的一种单级带负载的共源级电路的结构示意图；图3是图1中所示的另一种单级带负载的共源级电路的结构示意图；图4是本专利技术实施例中的另一种带隙基准电路的结构示意图；图5是本专利技术实施例中的又一种带隙基准电路的结构示意图；图6是图5所示电路的仿真效果图。具体实施方式如前所述，现有技术中，提高电源抑制比的带隙基准电路存在补偿难或者低电源电压下难以实现稳定输出的问题。本申请的专利技术人研究发现，电源抑制比是指从输入到输出的增益除以从电源到输出的增益，电源抑制比近似为运算放大器的增益，而运算放大器的结构决定了其增益的范围，为了得到高的电源抑制比，一般会选择高增益的运算放大器电路(OPerationalAMPlifier，OPAMP)来实现，这就需要至少具有两级的共源结构或者一级的折叠共源共栅(Cascode)结构的OPAMP。但是具有两级以上的共源结构的OPAMP存在频率补偿难以实现的问题，另一方面，实现高增益的折叠共源共栅结构需要消耗额外的电压余度，导致带隙基准点路存在低电源电压下难以实现稳定输出的问题。所以就需要选择新的结构，既不会存在稳定性受影响导致的补偿难的问题，也不会存在低电源电压下难以实现稳定输出的问题。一般而言，基本的带隙基准电路中存在运算放大器，运算放大器的输出端连接至反馈电路接入点，本专利技术实施例通过在所述运算放大器的输出端接入单级带负载的共源级电路，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点，从而可以通过提高增益来提高带隙基准电路的电源抑制比，此外，由于单级带负载的共源级电路的输出阻抗小，极点很大，对原来的基本的带隙基准电路的稳定性不会产生影响，也不需要额外消耗电压余度，从而在提高带隙基准电路的电源抑制比的同时，避免了补偿难和低电源电压下难以实现稳定输出的问题。图1是本专利技术实施例中的一种带隙基准电路的结构示意图。一般而言，基本的带隙基准电路具有运算放大器A和反馈电路1，所述反馈电路1与运算放大器A的输入端连接并具有反馈电路接入点P，所述运算放大器A的输出端连接至所述反馈电路接入点P。其中，所述反馈电路1可以是基于运算放大器A实现的各种现有的带隙基准电路中，除运算放大器A以外的电路部分。参照图1，本专利技术实施例的带隙基准电路增加了单级带负载的共源级电路2，与原基本的带隙基准电路中的运算放大器A的输出端耦接，所述运算放大器A的输出端经由所述单级带负载的共源级电路2，连接至所述反馈电路1接入点P。所述单级带负载的共源级电路是指放大级为只有一级的带负载的共源级电路。结合图1和图2，在具体实施中，所述单级带负载的共源级电路2可以包括第一NMOS管MN1和负载单元21。其中：所述第一NMOS管MN1适于将输入电压的变化转换为漏极电流的变化，漏极电流流过电阻就会产生输出电压，所述第一NMOS管MN1的栅极作为所述单级带负载的共源级电路2的输入端，所述第一NMOS管MN1的源极接地，所述第一NMOS管MN1的漏极与所述负载单元21耦接；所述负载单元21适于将漏极电流的变化转化为电压的变化，进而产生输出电压。本专利技术实施例通过在所述运算放大器的输出端接入单级带负载的共源级电路，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点，从而可以通过提高增益来提高带隙基准电路的电源抑制比，此外，由于单级带负载的共源级电路的输出阻抗小，极点很大，对原来的基本的带隙基准电路的稳定性不会产生影响，从而不需要进行频率补偿，同时所述单级带负载的共源级电路也不需要额外消耗电压余度，从而在提高带隙基准电路的电源抑制比的同时，避免了低电源电压下难以实现稳定输出的问题。参照图3，所述负载单元21可以是第一PMOS管MP1，所述第一PMOS管MP1的漏极与栅极本文档来自技高网...

【技术保护点】
一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，其特征在于，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。

【技术特征摘要】
1.一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，其特征在于，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。2.根据权利要求1所述的带隙基准电路，其特征在于，所述单级带负载的共源级电路包括第一NMOS管和负载单元；所述第一NMOS管适于将输入电压的变化转换为漏极电流的变化，所述第一NMOS管的栅极作为所述单级带负载的共源级电路的输入端，源极接地，漏极与所述负载单元耦接；所述负载单元适于将所述漏极电流的变化转化为电压的变化。3.根据权利要求2所述的带隙基准电路，其特征在于，所述负载单元包括第一PMOS管；所述第一PMOS管的漏极与栅极耦接，并与所述第一NMOS管耦接，所述第一PMOS管的源极耦接电源。4.根据权利要求2所述的带隙基准电路，其特征在于，所述负载单元包括第二NMOS管；所述第二NMOS管的栅极与漏极耦接并与电源耦接，所述第二NMOS管的源极与所述第一NMOS管的漏极耦接。5.根据权利要...

【专利技术属性】
技术研发人员：陈春鹏，聂鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31