LDO上下电次序控制电路及供电装置制造方法及图纸

一种LDO上下电次序控制电路及供电装置，LDO上下电次序控制电路用于供电装置，供电装置包括前级电源和后级电源，后级电源包括多路LDO电路，每路LDO电路的输入端耦接前级电源的输出端；LDO上下电次序控制电路包括多路延迟电路，每路延迟电路的输入端连接前级电源的输出端，其输出端耦接对应的LDO电路的使能端；LDO上下电次序控制电路还包括：电压检测电路，其输入端耦接前级电源的输出端，适于对前级电源的输出电压进行检测；选择电路，耦接电压检测电路以及延迟电路，适于根据电压检测电路的检测结果，调整各路延迟电路的延迟时间。本发明专利技术技术方案可以控制LDO电路的上下电次序，扩大了供电装置的应用范围。

Power up and down sequence control circuit and power supply device for LDO

A LDO under the power order control circuit and power supply device, LDO power order control circuit for power supply device, power supply device comprises a power supply and power supply after the first stage, after power includes a LDO circuit, the input terminal is coupled with the output end of the power supply before each LDO circuit; LDO power order the control circuit comprises a delay circuit, each circuit input delay output is connected with the front end of the power supply, the output end is coupled to the corresponding LDO circuit enable; LDO power order control circuit also comprises a voltage detection circuit, the output end of the input end is coupled to the preceding power source, for suitable for the detection of output voltage of the first level power supply; a selection circuit is coupled with the voltage detection circuit and a delay circuit, voltage detection circuit is adapted according to the test results, adjust the various delay delay time circuit. The technical scheme of the invention can control the upper and lower power orders of the LDO circuit, and enlarge the application range of the power supply device.

【技术实现步骤摘要】
LDO上下电次序控制电路及供电装置
本专利技术涉及集成电路领域，尤其涉及一种LDO上下电次序控制电路及供电装置。
技术介绍
在电源的应用中，通常需要使用到多个低压差线性稳压器(lowdropoutregulator,LDO)，产生不同的电压。对于一般的线性电源，大多数已经使用LDO电路，外围配置简单的电路，目前大多数LDO电路的典型电路均是使能端EN引脚直接和LDO的输入端Vin引脚相连，这种方式的缺点是，当多路LDO并联时，多路LDO会同时上电，造成前级电源较大的上电冲击。且在一些应用环境中，对不同大小的LDO输出电压的上下电顺序有先后要求。现有技术也公开了能够控制上电顺序的技术方案，例如可以参考申请号为CN201210489090、专利技术名称为“一种并联LDO延时上电电路”的中国专利文献。图1是现有技术一种并联LDO延时上电电路的结构示意图，并联LDO延时上电电路采用电阻和电容在不同的LDO电路外围配置不同的RC结构，达到使能端EN输入信号的不同延迟；RC乘积小的，时间常数小，使能端EN会快速达到高电平，所对应的LDO电路会先上电。例如电阻R1和电容C1的乘积结果小于电阻R2和电容C2的乘积结果时，即R1×C1<R2×C2时，则图1所示并联LDO延时上电电路在上电过程中，输出电压VOUT2先于输出电压VOUT3输出；相应地，在下电过程中，输出电压VOUT2同样先于输出电压VOUT3下电。但是，在某些应用中，例如在存储(Memory)控制应用中，逻辑(logic)控制电压要求先上电，读写电压后上电，保证逻辑控制信号稳定之后，读写电压再上电，避免误写操作。下电过程中，要求读写电压先下电，逻辑控制电压再下电，而现有技术的上述并联LDO延时上电电路只能控制LDO的上电次序，无法控制LDO的下电次序，应用范围受限。
技术实现思路
本专利技术解决的技术问题是如何精确的控制LDO电路的上下电次序，扩大供电装置的应用范围。为解决上述技术问题，本专利技术实施例提供一种上下电次序控制电路，所述上下电次序控制电路用于供电装置，所述供电装置包括前级电源和后级电源，所述后级电源包括多路LDO电路，每路所述LDO电路的输入端耦接所述前级电源的输出端；所述LDO上下电次序控制电路包括多路延迟电路，每路所述延迟电路的输入端连接所述前级电源的输出端，其输出端耦接对应的LDO电路的使能端；所述LDO上下电次序控制电路还包括：电压检测电路，其输入端耦接所述前级电源的输出端，适于对所述前级电源的输出电压进行检测；选择电路，耦接所述电压检测电路以及所述延迟电路，适于根据所述电压检测电路的检测结果，调整各路所述延迟电路的延迟时间。可选的，当所述电压检测电路的检测结果表明所述前级电源下电时，所述选择电路调节至少一路所述延迟电路的延迟时间，以使所述延迟时间为第一延迟时间，所述第一延迟时间不同于所述前级电源上电时所述延迟电路的第二延迟时间。可选的，所述延迟电路包括：电阻和电容；所述电阻的输入端连接所述前级电源的输出端，其输出端耦接对应所述LDO电路的使能端；所述电容一端耦接所述电阻的输出端，另一端接地。可选的，所述选择电路为MOS管；所述MOS管的栅极耦接所述电压检测电路的输出端，所述MOS管的输入端耦接所述电阻的输出端，所述MOS管的输出端接地。可选的，所述电压检测电路的检测结果表明所述前级电源的输出电压未达到所述MOS管的导通电压时，所述MOS管关断，所述前级电源的输出电压经由所述延迟电路输出至对应的LDO电路的使能端，经过所述延迟时间后，对应的LDO电路的使能端电压被拉高，所述LDO电路上电；所述电压检测电路的检测结果表明所述前级电源的输出电压达到所述MOS管的所述导通电压时，所述MOS管导通，所述电阻经由所述MOS管接地，经过所述第一延迟时间后，对应的LDO电路的使能端电压被拉低，所述LDO电路下电。可选的，所述第一延迟时间和所述第二延迟时间根据所述电压检测电路的检测结果以及所述电阻和所述电容的参数联合控制。可选的，所述电阻的值和所述电容的值的乘积越小，所述第二延迟时间越小。可选的，所述电压检测电路将所述前级电源的输出电压划分为电压值不同的等级电压，并作为所述电压检测电路的检测结果。可选的，所述选择电路按照所述等级电压调整各路所述延迟电路的所述第一延迟时间。可选的，所述多路延迟电路各自的第一延迟时间相同或不同。为解决上述技术问题，本专利技术实施例还公开了一种供电装置，所述供电装置包括前级电源和后级电源，所述后级电源包括多路LDO电路，每路所述LDO电路的输入端耦接所述前级电源的输出端，所述供电装置还包括所述LDO上下电次序控制电路。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例的LDO上下电次序控制电路用于供电装置，供电装置包括前级电源和后级电源，所述后级电源包括多路LDO电路，每路所述LDO电路的输入端耦接所述前级电源的输出端；所述LDO上下电次序控制电路包括多路延迟电路，每路所述延迟电路的输入端连接所述前级电源的输出端，其输出端耦接对应的LDO电路的使能端；上下电次序控制电路包括：电压检测电路和选择电路，电压检测电路的输入端耦接所述前级电源的输出端，适于对所述前级电源的输出电压进行检测；选择电路耦接所述电压检测电路以及所述延迟电路，适于根据所述电压检测电路的检测结果，调整各路所述延迟电路的延迟时间。电压检测电路和选择电路通过对前级电源输出电压的检测，从而可以根据输出电压的大小控制LDO电路的延迟时间，达到不同输出电压控制不同LDO电路的延迟时间，实现了LDO电路上下电次序的控制，扩大了供电装置的应用范围。进一步，本专利技术实施例的LDO上下电次序控制电路，当所述电压检测电路的检测结果表明所述前级电源下电时，所述选择电路调节至少一路所述延迟电路的延迟时间，以使所述延迟时间为第一延迟时间，所述第一延迟时间不同于所述前级电源上电时所述延迟电路的第二延迟时间。通过调整延迟电路在下电时的第一延迟时间，实现了LDO上下电次序的控制，扩大了供电装置的应用范围。附图说明图1是现有技术一种并联LDO延时上电电路的结构示意图；图2是本专利技术实施例一种LDO上下电次序控制电路的结构示意图；图3是本专利技术实施例另一种LDO上下电次序控制电路的结构示意图；图4是本专利技术实施例的一种LDO上下电次序控制电路与现有技术的信号对比图；图5是本专利技术实施例又一种LDO上下电次序控制电路的结构示意图。具体实施方式如
技术介绍
中所述，在某些应用中，例如在存储(Memory)控制应用中，逻辑(logic)控制电压要求先上电，读写电压后上电，保证逻辑控制信号稳定之后，读写电压再上电，避免误写操作。下电过程中，要求读写电压先下电，逻辑控制电压再下电，而现有技术的上述并联LDO延时上电电路只能控制LDO的上电次序，无法控制LDO的下电次序，应用范围受限。本专利技术实施例的LDO上下电次序控制电路通过对前级电源输出电压的检测，从而可以根据检测结果的大小控制LDO电路的延迟时间，达到不同检测结果控制不同LDO电路的延迟时间，实现了LDO电路上下电次序的控制，可以满足不同应用情景对LDO电路上下电的时序要求，扩大了供电装置的应用范围。为使本专利技术的上述目的、特征和优点能够更为明本文档来自技高网...

【技术保护点】
一种LDO上下电次序控制电路，用于供电装置，所述供电装置包括前级电源和后级电源，所述后级电源包括多路LDO电路，每路所述LDO电路的输入端耦接所述前级电源的输出端；所述LDO上下电次序控制电路包括多路延迟电路，每路所述延迟电路的输入端连接所述前级电源的输出端，其输出端耦接对应的LDO电路的使能端；其特征在于，所述LDO上下电次序控制电路还包括：电压检测电路，其输入端耦接所述前级电源的输出端，适于对所述前级电源的输出电压进行检测；选择电路，耦接所述电压检测电路以及所述延迟电路，适于根据所述电压检测电路的检测结果，调整各路所述延迟电路的延迟时间。

【技术特征摘要】
1.一种LDO上下电次序控制电路，用于供电装置，所述供电装置包括前级电源和后级电源，所述后级电源包括多路LDO电路，每路所述LDO电路的输入端耦接所述前级电源的输出端；所述LDO上下电次序控制电路包括多路延迟电路，每路所述延迟电路的输入端连接所述前级电源的输出端，其输出端耦接对应的LDO电路的使能端；其特征在于，所述LDO上下电次序控制电路还包括：电压检测电路，其输入端耦接所述前级电源的输出端，适于对所述前级电源的输出电压进行检测；选择电路，耦接所述电压检测电路以及所述延迟电路，适于根据所述电压检测电路的检测结果，调整各路所述延迟电路的延迟时间。2.根据权利要求1所述的LDO上下电次序控制电路，其特征在于，当所述电压检测电路的检测结果表明所述前级电源下电时，所述选择电路调节至少一路所述延迟电路的延迟时间，以使所述延迟时间为第一延迟时间，所述第一延迟时间不同于所述前级电源上电时所述延迟电路的第二延迟时间。3.根据权利要求2所述的LDO上下电次序控制电路，其特征在于，所述延迟电路包括：电阻和电容；所述电阻的输入端连接所述前级电源的输出端，其输出端耦接对应所述LDO电路的使能端；所述电容的一端耦接所述电阻的输出端，另一端接地。4.根据权利要求3所述的LDO上下电次序控制电路，其特征在于，所述选择电路为MOS管；所述MOS管的栅极耦接所述电压检测电路的输出端，所述MOS管的输入端耦接所述电阻的输出端，所述MOS管的输出端接地。5.根据权利要求4所述的LDO上下电次序控制电路，其特征在于，所述电压检测电路的检测结果表明所述前级电源...

【专利技术属性】
技术研发人员：唐华，刘飞，荀本鹏，杨海峰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31