具有热熔接封装部件的引线载体制造技术

一种引线载体，在制造期间为半导体器件提供支撑。该引线载体包括具有多个封装位点的临时支撑部件。每一个封装位点包括被多个端子垫包围的管芯附接垫。这些垫在下部分上由可熔固定材料形成。芯片被安装在管芯附接垫上，并且，接合线从芯片延伸到端子垫。垫、芯片和接合线全部被封装在模制化合物内。临时支撑部件可以被加热到高于可熔固定材料的熔化温度，并且被剥离掉，然后，可以将各个封装位点相互隔离，以提供包括用于安装在电子系统板内的多个表面安装接头的完整的封装。

Lead carrier with hot melt packaging parts

A lead carrier that provides support for a semiconductor device during manufacture. The lead carrier includes a temporary support member having a plurality of package sites. Each package site includes a tube core attaching pad surrounded by a plurality of terminal pads. The pads are formed of fusible fixing material on the lower portion. The chip is mounted on the die attach pad, and the bonding line extends from the chip to the terminal pad. Pads, chips, and bonding lines are all encapsulated within the molding compound. The temporary support member can be heated to above the melting temperature of molten material can be fixed, and then can be stripped off, each package sites are separated from each other, to provide for a plurality of surface mount connector complete package installed on the electronic board within the system.

【技术实现步骤摘要】
【国外来华专利技术】
下面的专利技术涉及用于与集成电路芯片一起使用的引线载体封装，以便电气系统中的集成电路芯片的有效互连。更具体地，本专利技术涉及在与集成电路组合之前和期间被制造为共用组件内的多个封装位点（site）的阵列的引线框架和其它引线载体，在隔离成用于诸如印刷电路板的电子系统板上的各个封装之前将接合线（wirebond）附接和封装在非导电材料内。
技术介绍
对于与今天的半导体中的提高了的集成水平相结合的更小且更强大的便携式电子系统的需求正在推动对于具有更大数量的输入/输出端子的更小的半导体封装的需要。同时，减少消费者电子系统的所有部件的成本存在巨大的压力。四方扁平无引线（“QFN”）半导体封装系列是所有的封装类型中的最小且最成本有效的，但是，当用常规技术和材料制造时，该半导体封装系列具有显著的局限性。例如，采用QFN技术，该技术可以支持的I/O端子的数量和电性能受限制。QFN封装P（图5至7）常规上被组装在由铜片蚀刻的区域阵列引线框架1（图1和2）上。引线框架1可以包含几十到上千个封装位点，每一个封装位点由被一行或多行的导线接合垫4（图2和5至7）包围的管芯附接垫（dieattachpad）2（图1、2和5至7）构成。这些封装P部件中的全部部件都通过铜片被附接到共用框架1，以相对于引线框架1的其它部分保持封装P部件的位置并提供到所有的部件的电连接，以促进接合和焊接表面的电镀（plating）。这些连接结构，通常被称为联结条（tiebar）3（图1、2和5至7），将引线框架1的所有部件一起短路。因此，这些联结条3必须被设置为使得它们在从引线框架1切割各个封装P的过程中可以全部与包围每一个封装P的共用短路结构6（图1和2）断开，保留每个管芯附接垫2和导线接合垫4电隔离。通常，便于切断联结条3与引线框架1的电连接的设计涉及刚好在最终封装P覆盖区之外将联结条3连接到包围每一个封装P位点的铜短路结构6（图1和2）。在切割工艺期间锯掉（沿着图2的线X）该短路结构6，从而保持联结条3在封装P的边缘处露出。QFN引线框架1提供便于固定半导体管芯的封装P的部分，例如，封装P内的集成电路芯片7（图5至7）和可以通过接合线8（图5和6）与集成电路7连接的端子。以导线接合垫4的形式的端子还提供通过在与接合线8表面相对的表面上的焊点5（图5至7）连接到电子系统板（例如，印刷电路板）的手段。所有的封装P部件通过金属结构与引线框架1连接的要求严重地限制了可以在任何给定的封装P轮廓中实现的引线的数量。例如，导线接合垫4可以在包围管芯附接垫2的多个行中设置，其中，每一行在离管芯附接垫2的不同的距离处。对于在导线接合垫4的最外行内部的任何导线接合垫4，连接结构的联结条3必须在外行的垫4之间被路由，从而这样的联结条3可以被延伸到封装P隔离的共用排序结构6外板（sortingstructure6outboard）（沿着线X）。这些联结条3的最小尺度是这样的，只有一个可以在两个相邻的垫4之间被路由。因此，只有两行垫4可以在标准的QFN引线框架1中被实现。由于当前的管芯尺寸和引线数之间的关系，标准QFN封装被局限于约一百个端子，其中，大部分的封装P具有不超过约六十个端子。这种限制排除了多种类型的管芯使用QFN封装，否则，这些管芯将会受益于QFN技术的较小的尺寸和较低的成本。虽然常规的QFN技术非常成本有效，但是仍然存在进一步减少成本的机会。在集成电路芯片7通过接合线8被附接和连接到外部的引线接合垫4之后，多个封装P的组装的引线框架1完全被环氧模制化合物9（图6和7）封装，例如，在转移模制工艺中。因为引线框架1主要是从前向后敞口的，所以在组装工艺之前将高温带T层施加到引线框架1的背面，以在模制期间限定每一个封装P的背平面。因为该带T必须能承受高温接合和模制工艺，而没有来自热工艺的负面影响，所以该带相对昂贵。施加带T、去除带T和去除残余粘合剂的工艺会给处理每一个引线框架1增加显著的成本。从引线框架1切割各个封装P的最常用的方法是锯切（沿着图2的线X）。因为除了切割环氧模制化合物9之外，锯还必须去除刚好在封装P轮廓之外的所有的短路结构6，所以该工艺基本上较慢并且刀片寿命相当短，好像只有模制化合物9被切割。因为短路结构6不被去除直到切割工艺为止，所以这意味着，管芯不能被测试直到分割后。与能够测试其中每一个封装P处于已知的位置的整个条相比，处理数千个小型封装P并确保每一个封装以正确的取向被呈示给测试者昂贵得多。被称为冲压分割（punchsingulation）的基于引线框架1的工艺在一定程度上解决了与锯分割相关联的问题，并且允许在引线框架1条中进行测试，但是，通过将引线框架1的利用率削减到小于锯分割的引线框架1的利用率的50%，实质上增加了成本。冲压分割对于每一个基本引线框架设计也施加了专用模制工具的要求。被设计用于锯分割的标准引线框架1对于同一尺寸的所有的引线框架1使用单模帽。在锯分割和冲压分割封装P二者中，联结条3被留在完整的封装P中，并且表示不能被去除的电容和电感的寄生元件。这些现在多余的金属片显著地影响完整封装P的性能，从而排除了许多高性能集成电路芯片7和应用采用QFN封装P。此外，这可能相当有价值的多余金属的成本可能是很大的，并且被QFN封装工艺浪费对于消除蚀刻的引线框架的限制的QFN型衬底，提出了几个概念。在这些概念中的一个是通过电镀在牺牲载体上沉积封装部件阵列的工艺。载体首先通过电镀抗蚀剂来被构图，并且，通常是不锈钢的载体被轻蚀刻，以提高附着力。然后，用金和钯对条带进行电镀，以产生粘结/阻挡层，接着，用Ni对条带进行电镀，达到约六十微米厚。用电镀Ag层对Ni凸块的顶部进行抛光，以促进引线接合。在条带被组装和模制之后，载体带被剥离掉以留下封装管芯片，其可以在片中被测试并以比常规的引线框架高的速率和产率被分割。该电镀方法消除了与封装内的连接的金属结构相关联的所有的问题，并且允许非常精细的特征。但是，与标准蚀刻的引线框架相比，该电镀工艺导致非常昂贵的条带。该方法在Fukutomi等人的美国专利No.7,187,072中被描述了。另一种方法是蚀刻的引线框架工艺的修改，其中，前侧图案被蚀刻为引线框架的厚度的约一半，并且，引线框架条带的背侧被完整不变地留下，直到模制工艺完成之后。一旦模制完成，背侧图案被印刷，引本文档来自技高网...

【技术保护点】
一种用于形成引线载体的方法，在该引线载体上具有多个集成电路封装位点，每一个封装位点包括用于集成电路的至少一个管芯附接垫和与管芯垫分离的至少一个端子垫，该方法包括下述步骤：选择导电材料的供体片材；将可熔固定材料按照可熔固定材料图案耦接到供体片材的第一表面，该可熔固定材料图案包括所述至少一个管芯附接垫的部分和所述至少一个端子垫的部分；将管芯附接垫的可熔固定材料部分与所述至少一个端子垫的可熔固定材料部分分隔开；从所述第一表面蚀刻掉所述供体片材，至少部分地蚀刻到不被所述可熔固定材料覆盖的所述供体片材的第一表面的部分上的供体表面；以及将可熔固定材料附接到与所述供体片材相对的所述可熔固定材料的一侧上的临时支撑部件。

【技术特征摘要】
【国外来华专利技术】2011.07.03 US 61/504,2251.一种用于形成引线载体的方法，在该引线载体上具有多个集成
电路封装位点，每一个封装位点包括用于集成电路的至少一个管芯附
接垫和与管芯垫分离的至少一个端子垫，该方法包括下述步骤：
选择导电材料的供体片材；
将可熔固定材料按照可熔固定材料图案耦接到供体片材的第一
表面，该可熔固定材料图案包括所述至少一个管芯附接垫的部分和所
述至少一个端子垫的部分；
将管芯附接垫的可熔固定材料部分与所述至少一个端子垫的可
熔固定材料部分分隔开；
从所述第一表面蚀刻掉所述供体片材，至少部分地蚀刻到不被所
述可熔固定材料覆盖的所述供体片材的第一表面的部分上的供体表
面；以及
将可熔固定材料附接到与所述供体片材相对的所述可熔固定材
料的一侧上的临时支撑部件。
2.根据权利要求1所述的方法，包括从所述引线载体的其它部分分
离临时支撑部件的进一步的步骤。
3.根据权利要求2所述的方法，其中，所述分离步骤包括从所述引
线载体的其它部分剥离临时支撑部件的步骤。
4.根据权利要求2所述的方法，包括下述的进一步的步骤：
将集成电路安装在与所述可熔固定材料相对的管芯附接垫的分
离表面上；
用导线将所述集成电路接合到所述至少一个端子垫；
用基本上不导电的模制化合物至少部分地封装集成电路、接合线
以及所述至少一个端子垫和所述至少一个管芯附接垫之间的空间；以

\t及
将引线载体切割成单独的封装，每一个封装包括至少一个端子垫
和至少一个管芯附接垫。
5.根据权利要求2所述的方法，包括通过所述引线载体的可熔固定
材料部分对所述引线载体进行电测试的进一步的步骤。
6.根据权利要求1所述的方法，其中，所述耦接步骤包括下述步骤：
对所述供体片材的第一表面施加可光成像材料；
选择性地光蚀刻掉所述可光成像材料的部分，从而限定期望的可
熔固定材料图案；以及
用可熔固定材料填充所述可光成像材料的蚀刻掉的部分。
7.根据权利要求6所述的方法，其中，所述填充步骤包括：将可熔
固定材料颗粒流入所述可光成像材料的蚀刻掉的部分中，并且，将可
熔固定材料颗粒一起熔接成基本上刚性的固体块。
8.根据权利要求7所述的方法，其中，所述熔接步骤包括：对可熔
固定材料充分地加热，以将可熔固定材料烧结成用于可熔固定材料图
案的每一个连续部分的固体整体块。
9.根据权利要求1所述的方法，其中，所述耦接步骤包括：通过从
包括电镀和无电沉积的沉积工艺组中采取的工艺，将所述可熔固定材
料沉积在所述供体片材的第一表面上。
10.根据权利要求1所述的方法，其中，所述附接步骤包括将所述
可熔固定材料加热到熔化温度，其中所述临时支撑部件由具有比所述
可熔固定材料的熔化温度高的熔点的材料形成。
11.根据权利要求1所述的方法，包括从所述供体片材的与第一表
面相对的第二表面进一步蚀刻掉所述供体片材从而至少部分地蚀刻到
所述供体片材的第二表面中的进一步的步骤。
12.根据权利要求11所述的方法，其中，所述进一步蚀刻步骤包括
下述步骤：
对所述供体片材的第一表面施加可光成像材料层；
选择性地光蚀刻掉所述可光成像材料的部分，从而限定期望的抗
蚀图案；以及
用抗蚀材料填充所述可光成像材料层的蚀刻掉的部分。
13.根据权利要求12所述的方法，其中，所述进一步蚀刻步骤遵循
与所述可熔固定材料图案的图案类似的图案，使得在所述进一步蚀刻
步骤之后基本上电隔离的端子垫和管芯附接垫保留。
14.根据权利要求1所述的方法，其中，所述蚀刻步骤和所述进一

【专利技术属性】
技术研发人员：P·E·罗根，
申请(专利权)人：联达科技控股有限公司，
类型：发明
国别省市：中国香港;81