栅电极及其制作方法、阵列基板制作方法技术

本发明专利技术提供一种栅电极及其制作方法、阵列基板制作方法，该栅电极制作方法包括以下步骤：S1，提供一基板，该基板包括栅电极区域和非栅电极区域；S2，在基板上形成栅电极层，该栅电极层包括对应栅电极区域的导电部分和对应非栅电极区域的透明部分。本发明专利技术提供的栅电极及其制作方法、阵列基板制作方法的技术方案，可以消除段差，从而在对非晶硅层进行ELA工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

Gate electrode, method for manufacturing the same, and method for manufacturing array substrate

The invention provides a gate electrode and its manufacturing method, manufacturing method of array substrate, the gate electrode making method comprises the following steps: S1, providing a substrate, the substrate including a gate electrode area and non gate electrode area; S2, a gate electrode layer is formed on the substrate, the gate electrode layer includes a transparent conductive part of the corresponding part of the gate the electrode area and the corresponding non gate electrode area. Method of making gate electrodes provided by the invention and its manufacturing method, array substrate, can eliminate the difference, resulting in the ELA process of the amorphous silicon layer, can avoid the influence by section difference on the crystallization properties of polycrystalline silicon production, so as to obtain good effect of crystallization can be.

【技术实现步骤摘要】
栅电极及其制作方法、阵列基板制作方法
本专利技术涉及显示
，具体地，涉及一种栅电极及其制作方法、阵列基板制作方法。
技术介绍
低温多晶硅技术(LowTemperaturePoly-silicon，简称LTPS)以其超薄、超轻、低能耗等优势，在目前市场上成为了中小尺寸显示行业的主流。图1为现有的LTPS技术中阵列基板的结构示意图，请参阅图1，阵列基板包括基板1、设置在该基板1上的栅电极层2，设置在该栅电极层2上的栅绝缘层3和设置在该栅绝缘层3上的有源层4(多晶硅层)。其中，上述栅电极层2用作底栅电极，在实际应用中存在以下问题：由于在栅电极层2中栅电极所在区域与其他区域的交界存在段差(图1中的A位置)，该段差在后续的对非晶硅层进行ELA(ExcimerLaserAnnealing，准分子激光退火)工艺中，会导致多晶硅的结晶性能变差，从而影响结晶效果。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种栅电极及其制作方法、阵列基板制作方法，其可以消除段差，从而在对非晶硅层进行ELA工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。为本文档来自技高网...

【技术保护点】
一种栅电极制作方法，其特征在于，包括以下步骤：S1，提供一基板，所述基板包括栅电极区域和非栅电极区域；S2，在所述基板上形成栅电极层，所述栅电极层包括对应所述栅电极区域的导电部分和对应所述非栅电极区域的透明部分，所述导电部分的厚度与所述透明部分的厚度一致。

【技术特征摘要】
1.一种栅电极制作方法，其特征在于，包括以下步骤：S1，提供一基板，所述基板包括栅电极区域和非栅电极区域；S2，在所述基板上形成栅电极层，所述栅电极层包括对应所述栅电极区域的导电部分和对应所述非栅电极区域的透明部分，所述导电部分的厚度与所述透明部分的厚度一致。2.根据权利要求1所述的栅电极制作方法，其特征在于，所述步骤S2进一步包括：S21，在所述基板上形成能够导电，且被氧化形成透明氧化物的特定金属材料层；S22，在所述特定金属材料层上形成图形掩膜层，所述图形掩膜层覆盖对应所述栅电极区域的所述特定金属材料层；S23，对对应所述非栅电极区域的所述特定金属材料层进行氧化处理，以使对应所述非栅电极区域的所述特定金属材料层形成透明氧化物层。3.根据权利要求2所述的栅电极制作方法，其特征在于，所述特定金属材料层为钽金属层，所述透明氧化物层为透明钽氧化物层。4.根据权利要求3所述的栅电极制作方法，其特征在于，所述透明钽氧化物层包括三氧化二钽或者五氧化二钽。5.根据权利要求2所述的栅电极制作方法，其特征在于，所述步骤S22进一步包括以下步骤：S221，在整个所述特定金属材料层上形成掩膜层；S222，对所述掩膜层进行光刻工艺，以对所述掩膜层图形化，形成所述图形掩膜层。6....

【专利技术属性】
技术研发人员：张斌，刘建宏，詹裕程，孙雪菲，周婷婷，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11