基于三维可写存储器的可编程门阵列制造技术

本发明专利技术提出一种基于三维可写存储器（3D‑W）的可编程门阵列。它含有一可编程计算单元阵列、一个可编程逻辑单元阵列和多个可编程连接。每个可编程计算单元含有至少一个3D‑W阵列，该3D‑W阵列存储一数学函数的查找表（LUT）。

Programmable gate array based on three-dimensional writable memory

The present invention provides a 3D writable memory (3D W) based on programmable gate array. It contains a programmable computing cell array, a programmable logic cell array and multiple programmable connections. Each of the programmable computing unit contains at least one array of 3D W, the 3D W array storage a mathematical function lookup table (LUT).

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更确切地说，涉及可编程门阵列。
技术介绍
可编程门阵列属于半定制集成电路，即通过后端工艺或现场编程，实现对逻辑电路的定制化。美国专利4,870,302披露了一种可编程门阵列。它含有多个可编程逻辑单元（configurablelogicelement，或configurablelogicblock）和可编程连接（configurableinterconnect，或programmableinterconnect）。其中，可编程逻辑单元在设置信号控制下可以选择性地实现移位、逻辑非、AND（逻辑与）、OR（逻辑和）、NOR（和非）、NAND（与非）、XOR（异或）、+（算术加）、-（算术减）等功能；可编程连接在设置信号控制下可以选择性地实现两条互连线之间的连接、断开等功能。目前，很多应用均涉及复杂数学函数的计算。复杂数学函数的例子包括超越函数，如指数（exp）、对数（log）、三角函数（sina、cos）等。为了保证执行速度，高性能应用要求用硬件来实现复杂数学函数。在现有的可编程门阵列中，复杂数学函数均通过来固化计算单元来实现。这些固化计算单元为硬核（hardblock）的一部分，其电路已经固化、不能对其进行再配置。很明显，固化计算单元将限制可编程门阵列的进一步应用。为了克服这个困难，本专利技术将可编程门电路的概念推广，使固化计算单元可编程化。具体说来，可编程门电路除了含有可编程逻辑单元以外，还含有可编程计算单元。该可编程计算单元可以选择性地实现多种数学函数中的任何一种。
技术实现思路
本专利技术的主要目的是推广可编程门电路在复杂数学计算领域的应用。本专利技术的另一目的是提供一种可编程门电路，不仅其逻辑功能可以被定制，其计算功能也可以被定制。本专利技术的另一目的是提供一种计算能力更灵活、更强大的可编程门阵列。本专利技术的另一目的是提供一种芯片面积更小、成本更低的可编程门阵列。为了实现这些以及别的目的，本专利技术提出一种基于三维可写存储器（three-dimensionalwritablememory，简称为3D-W）的可编程门阵列。它含有一可编程计算单元阵列、一个可编程逻辑单元阵列和多个可编程连接。每个可编程计算单元含有至少一个3D-W阵列，该3D-W阵列存储一种数学函数的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需数学函数的LUT加载到3D-W阵列中；在计算阶段，通过查找LUT来获得基本数学函数的值。由于采用3D-W阵列，即使同一批次的芯片也可以实现不同的数学函数。而且，对于基于三维多次重复编程存储（3D-MTP）阵列的可编程门阵列，由于在不同时段可以对3D-MTP阵列加载不同数学函数的LUT，该可编程门阵列能实现可重构计算。在本专利技术中，复杂数学函数是指算术加（+）和算术减（-）以外的数学函数，包括指数、对数、三角函数等。除了可编程计算单元，可编程门阵列还含有多个可编程逻辑单元和可编程连接。在实现过程中，复杂数学函数首先被分解为多个基本数学函数。然后针对每个基本数学函数设置对应的可编程计算单元，使其实现相应的基本数学函数。最后，通过设置可编程逻辑单元和可编程连接，实现所需的复杂数学函数。采用3D-W来实现可编程门阵列有诸多优势。首先，由于3D-W存储容量大，它可以存储较大的LUT。其次，3D-W阵列之间可以实现三维集成，因此属于不同可编程计算单元的3D-W阵列可以相互堆叠在一起，以减少可编程门阵列所需的衬底面积。最后，由于3D-W阵列基本不占衬底面积，可编程逻辑单元和/或可编程连接可以集成在3D-W阵列下方，这样可以进一步减少可编程门阵列所需的衬底面积。相应地，本专利技术提出一种可编程计算单元(100)，其特征在于含有：一含有晶体管的半导体衬底(0)；堆叠在该半导体衬底(0)上的一三维可写存储器（3D-W）阵列(110)，该3D-W阵列(110)存储一数学函数的至少部分查找表（LUT）；一设置信号(125)，当该设置信号(125)为“写”时，将一数学函数的值写入该3D-W阵列(110)；当该设置信号(125)为“读”时，从该3D-W阵列(110)中读出该数学函数的值。本专利技术还提出一种实现一复杂数学函数的可编程门阵列(400)，其特征在于含有：一含有至少一可编程计算单元(100)的可编程计算单元阵列(100AA-100AD)，该可编程计算单元(100)含有一三维可写存储器（3D-W）阵列(110)并存储一基本数学函数的至少部分查找表（LUT）；一含有至少一可编程逻辑单元(200)的可编程逻辑单元阵列(200AA-200AD)，该可编程逻辑单元从一逻辑运算库中选择性地实现一种逻辑运算；多个将该可编程计算单元阵列和该可编程逻辑单元阵列耦合的可编程连接(300)；该可编程门阵列(400)通过对该可编程计算单元(100AA-100AD)、该可编程逻辑单元(200AA-200AD)和该可编程连接(300)进行编程以实现该复杂数学函数，该复杂数学函数是所述基本数学函数的一种组合。附图说明图1是一种三维可写存储器（3D-W）的截面图。图2是一种可编程计算单元的符号。图3是第一种可编程计算单元的衬底电路布局图。图4是一种可编程门阵列的布局图。图5表示一种可重构门阵列的两个使用周期。图6A披露一种可编程连接实现的连接库；图6B披露一种可编程逻辑单元实现的逻辑运算库。图7A是第二种可编程计算单元的衬底电路布局图；图7B是图4中可编程计算单元100AA-100AD的截面图。图8是一种可编程门阵列具体实现的布局图。注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。具体实施方式图1是一种三维可写存储器（3D-W）的截面图。3D-W是三维存储器（3D-M）的一种，其存储的信息采用电编程方式录入。根据其能编程的次数，3D-W又分为三维一次编程存储器（3D-OTP）和三维多次编程存储器（3D-MTP）。其中，3D-OTP能一次编程，3D-MTP能重复编程。常见的3D-W包括3D-XPoint（三维交叉点阵列存储器）、3D-RRAM（三维阻抗存储器）、3-Dmemristor（三维阻存器）、3D-OTP（三维一次编程存储器）等。3D-W10含有一形成在衬底0上的衬底电路层0K。存储层16A堆叠在衬底电路0K之上，存储层16B堆叠在存储层16A之上。衬底电路层0K含有存储层16A、16B的周边电路，它包括晶体管0t及其互连线0i（包括0M1-0M2）。其中，晶体管0t形成在一半导体衬底0中；互连线0i含有互连线层0M1-0M3。每个存储层（如16A）含有多条第一地址线（如2a，沿y方向）、多条第二地址线（如1a，沿x方向）和多个3D-P存储元（如1aa）。存储层16A、16B分别通过接触通道孔1av、3av与衬底0耦合。在一个3D-W中，每个存储层含有多个3D-W阵列。3D-W阵列是在一个存储层中所有共享了至少一条地址线的存储元的集合。在一个3D-W阵列中，所有地址线是连续的，并不与不同3D-W阵列共享任何地址线。另外，一个3D-W芯片含有多个3D-W模块。每个3D-W模本文档来自技高网...

【技术保护点】
一种可编程计算单元(100)，其特征在于含有：一含有晶体管的半导体衬底(0)；堆叠在该半导体衬底(0)上的一三维可写存储器（3D‑W）阵列(110)，该3D‑W阵列(110)存储一数学函数的至少部分查找表（LUT）；一设置信号(125)，当该设置信号(125)为“写”时，将一数学函数的值写入该3D‑W阵列(110)；当该设置信号(125)为“读”时，从该3D‑W阵列(110)中读出该数学函数的值。

【技术特征摘要】
2016.03.05 CN 20161012522781.一种可编程计算单元(100)，其特征在于含有：一含有晶体管的半导体衬底(0)；堆叠在该半导体衬底(0)上的一三维可写存储器（3D-W）阵列(110)，该3D-W阵列(110)存储一数学函数的至少部分查找表（LUT）；一设置信号(125)，当该设置信号(125)为“写”时，将一数学函数的值写入该3D-W阵列(110)；当该设置信号(125)为“读”时，从该3D-W阵列(110)中读出该数学函数的值。2.根据权利要求1所述的可编程计算单元(100)，其特征还在于：该3D-W为三维一次编程存储器（3D-OTP）。3.根据权利要求1所述的可编程计算单元(100)，其特征还在于：该3D-W为三维多次编程存储器（3D-MTP）。4.根据权利要求1所述的可编程计算单元(100)，其特征还在于：该3D-MTP为3D-XPoint、3D-RRAM和3D-memristor中的至少一种。5.一种实现一复杂数学函数的可编程门阵列(400)，其特征在于含有：一含有至少一可编程计算单元(100)的可编程计算单元阵列(100AA-100AD)，该可编程计算单元(100)含有一三维可写存储器（3D-W）阵列(110)并存储一基本数学函数的至少部分查找表（LUT）；一含有至少一可编程逻辑单元(200)的可编程逻辑单元阵列(200A...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：杭州海存信息技术有限公司，
类型：发明
国别省市：浙江;33