平均磨损方法、内存控制电路单元及内存储存装置制造方法及图纸

本发明专利技术提供一种平均磨损方法、内存控制电路单元及内存储存装置。此方法包括根据抹除次数从无存有有效数据的实体抹除单元中选取第一实体抹除单元，并且从存有有效数据的实体抹除单元中选取有效数据量小于一个实体抹除单元的容量的第二实体抹除单元。此方法也包括根据抹除次数从存有有效数据的实体抹除单元中选取有效数据量小于一个实体抹除单元的容量的第三实体抹除单元。此方法还包括将第二实体抹除单元的有效数据与第三实体抹除单元的至少部分有效数据写入第一实体抹除单元。本发明专利技术可以有效地避免因执行垃圾收集而影响连续写入的速度。

Average wear method, memory control circuit unit and memory storage device

The invention provides an average wear method, a memory control circuit unit and a memory storage device. This method includes according to the number of erase data from being effectively erase the first entity entity unit selection unit, and erase less than one entity unit erase effective data selection unit capacity from being effective data entities of the second entity erase unit. The method also includes selecting a third entity erase unit in which an effective amount of data is less than the capacity of an entity erase unit from an entity erase unit having valid data in accordance with the number of times of erasure. The method also includes writing the valid data of the second entity erase unit to at least part of the valid data of the third entity erase unit into the first entity erase unit. The invention can effectively avoid the influence of continuous garbage collection speed due to garbage collection.

【技术实现步骤摘要】
平均磨损方法、内存控制电路单元及内存储存装置
本专利技术涉及一种平均磨损方法，尤其涉及一种用于可复写式非易失性内存模块的平均磨损方法、内存控制电路单元及内存储存装置。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性内存模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，可复写式非易失性内存模块会与主机系统搭配使用。而要写入至可复写式非易失性内存模块的数据会包括属于连续地址的数据与属于不连续地址的数据。因此，对应不同的写入数据，可复写式非易失性内存模块的写入操作可包括连续写入(sequentialwrite)操作与随机写入(randomwrite)操作。在一般的运作下，主机系统可先以连续写入的方式将属于连续地址的数据写入至可复写式非易失性内存模块中一部分实体抹除单元中。然后，主机系统会改以非连续写入的方式(例如，随机写入操作)将属于不连续地址的数据写入至可复写式非易失性内存模块中另一部分实体抹除单元中。而在一般运作下，主机系统执行非连续写入的机率可能会高于执行连续写入的机率。因此，在执行了一段时间的非连续写入操作后，使用非连续写入操作写入数据的实体抹除单元的抹除次数会高于使用连续写入操作写入数据的实体抹除单元的抹除次数。当抹除次数的差距达到一定程度时，便会执行可复写式非易失性内存模块的平均磨损(wearleveling)操作，以避免发生只因部分实体抹除单元的抹除次数过高而导致整个可复写式非易失性内存模块的性能退化，甚至无法继续使用的问题。平均磨损操作是根据抹除次数的多寡来决定要执行平均磨损操作的实体抹除单元。因此，在执行了一段时间的平均磨损操作后，使用连续写入操作写入数据的实体抹除单元的抹除次数可能会与使用非连续写入操作写入数据的实体抹除单元的抹除次数相近。此后，在执行平均磨损操作时，使用连续写入操作写入数据的实体抹除单元与使用非连续写入操作写入数据的实体抹除单元可能会一起被挑选为要执行平均磨损操作的实体抹除单元。如此一来，原本属于连续地址的数据可能会与属于不连续地址的数据一起被写入至同一个实体抹除单元中。然而，在此种情况下，在执行连续写入操作时，可能会因为无法有效率地执行垃圾收集(garbagecollection)而降低连续写入操作的执行速度，进而无法使连续写入操作维持在一定的执行速度。基此，如何避免因执行垃圾收集而影响连续写入的速度，为此领域技术人员所关心的议题。
技术实现思路
本专利技术提供一种平均磨损方法、内存控制电路单元及内存储存装置，可以有效地避免因执行垃圾收集而影响连续写入的速度。本专利技术的一范例实施例提出一种用于可复写式非易失性内存模块的平均磨损方法，其中可复写式非易失性内存模块具有多个实体抹除单元，并且每一个实体抹除单元具有相同的容量。本方法包括：将实体抹除单元区分为第一群组与第二群组，其中第一群组的实体抹除单元无存有有效数据，并且第二群组的实体抹除单元储存有有效数据。本方法也包括：为每一个实体抹除单元记录抹除次数，并且根据所记录的抹除次数排列第二群组的实体抹除单元。本方法还包括：根据所记录的抹除次数从第一群组的实体抹除单元中提取一个实体抹除单元作为第一实体抹除单元，并且根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中选取一个实体抹除单元作为第二实体抹除单元，其中第二实体抹除单元的有效数据量小于所述容量。本方法还包括：根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一个实体抹除单元作为一第三实体抹除单元，以及将第二实体抹除单元的有效数据及第三实体抹除单元的至少部分有效数据程序化至第一实体抹除单元。在本专利技术的一范例实施例中，上述根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为第三实体抹除单元的步骤包括：根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中选取一个实体抹除单元作为候选实体抹除单元，并且判断候选实体抹除单元的有效数据量是否小于所述容量；倘若候选实体抹除单元的有效数据量不小于所述容量时，根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中选取另一个实体抹除单元作为候选实体抹除单元；以及倘若候选实体抹除单元的有效数据量小于所述容量时，决定候选实体抹除单元为第三实体抹除单元。在本专利技术的一范例实施例中，上述将第二实体抹除单元的有效数据及第三实体抹除单元的至少部分有效数据程序化至第一实体抹除单元的步骤包括：根据第二实体抹除单元的有效数据量及第三实体抹除单元的有效数据量计算有效数据量总和，并且判断有效数据量总和是否小于所述容量；倘若有效数据量总和不小于所述容量时，将第二实体抹除单元的有效数据及第三实体抹除单元的至少部分有效数据程序化至第一实体抹除单元；倘若有效数据量总和小于所述容量时，将第二实体抹除单元的有效数据及第三实体抹除单元的有效数据程序化至第一实体抹除单元，根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一个实体抹除单元作为第四实体抹除单元；以及将第二实体抹除单元的有效数据、第三实体抹除单元的有效数据及第四实体抹除单元的至少部分有效数据程序化至第一实体抹除单元。在本专利技术的一范例实施例中，上述根据所记录的抹除次数排列第二群组的实体抹除单元的步骤包括：根据所记录的抹除次数由小到大排列第二群组的实体抹除单元。在本专利技术的一范例实施例中，上述根据所记录的抹除次数从第一群组的实体抹除单元中提取一个实体抹除单元作为第一实体抹除单元的步骤包括：从第一群组的实体抹除单元中提取具有最大抹除次数的实体抹除单元作为第一实体抹除单元。在本专利技术的一范例实施例中，上述的第二实体抹除单元的有效数据与第三实体抹除单元的有效数据是属于多个不连续逻辑地址。本专利技术的一范例实施例提出一种用于控制可复写式非易失性内存模块的内存控制电路单元，其中可复写式非易失性内存模块具有多个实体抹除单元，并且每一个实体抹除单元具有相同的容量。本内存控制电路单元包括主机接口、内存接口与内存管理电路。主机接口用以电性连接至主机系统。内存接口用以电性连接至可复写式非易失性内存模块。内存管理电路电性连接至主机接口与内存接口，并且用以将实体抹除单元区分为第一群组与第二群组，其中第一群组的实体抹除单元无存有有效数据，并且第二群组的实体抹除单元储存有有效数据。再者，内存管理电路更用以为每一个实体抹除单元记录抹除次数，并且根据所记录的抹除次数排列第二群组的实体抹除单元。此外，内存管理电路更用以根据所记录的抹除次数从第一群组的实体抹除单元中提取一个实体抹除单元作为第一实体抹除单元，并且根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中选取一个实体抹除单元作为第二实体抹除单元，其中第二实体抹除单元的有效数据量小于所述容量。另外，内存管理电路更用以根据第二群组的实体抹除单元的排列顺序从第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一个实体抹除单元作为第三实体抹除单元。而且，内存管理本文档来自技高网...

【技术保护点】
一种平均磨损方法，用于一可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块具有多个实体抹除单元，每一个实体抹除单元具有相同的一容量，所述平均磨损方法包括：将所述多个实体抹除单元区分为一第一群组与一第二群组，其中所述第一群组的实体抹除单元无存有有效数据，并且所述第二群组的实体抹除单元储存有有效数据；为每一个实体抹除单元记录一抹除次数，并且根据所记录的抹除次数排列所述第二群组的实体抹除单元；根据所记录的抹除次数从所述第一群组的实体抹除单元中提取一实体抹除单元作为一第一实体抹除单元；根据所述第二群组的实体抹除单元的一排列顺序从所述第二群组的实体抹除单元中选取一实体抹除单元作为一第二实体抹除单元，其中所述第二实体抹除单元的有效数据量小于所述容量；根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为一第三实体抹除单元；以及将所述第二实体抹除单元的有效数据及所述第三实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元。

【技术特征摘要】
1.一种平均磨损方法，用于一可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块具有多个实体抹除单元，每一个实体抹除单元具有相同的一容量，所述平均磨损方法包括：将所述多个实体抹除单元区分为一第一群组与一第二群组，其中所述第一群组的实体抹除单元无存有有效数据，并且所述第二群组的实体抹除单元储存有有效数据；为每一个实体抹除单元记录一抹除次数，并且根据所记录的抹除次数排列所述第二群组的实体抹除单元；根据所记录的抹除次数从所述第一群组的实体抹除单元中提取一实体抹除单元作为一第一实体抹除单元；根据所述第二群组的实体抹除单元的一排列顺序从所述第二群组的实体抹除单元中选取一实体抹除单元作为一第二实体抹除单元，其中所述第二实体抹除单元的有效数据量小于所述容量；根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为一第三实体抹除单元；以及将所述第二实体抹除单元的有效数据及所述第三实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元。2.根据权利要求1所述的平均磨损方法，其特征在于，根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为所述第三实体抹除单元的步骤包括：根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中选取一实体抹除单元作为一候选实体抹除单元，并且判断所述候选实体抹除单元的有效数据量是否小于所述容量；倘若所述候选实体抹除单元的有效数据量不小于所述容量时，根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中选取另一实体抹除单元作为所述候选实体抹除单元；以及倘若所述候选实体抹除单元的有效数据量小于所述容量时，决定所述候选实体抹除单元为所述第三实体抹除单元。3.根据权利要求1所述的平均磨损方法，其特征在于，将所述第二实体抹除单元的有效数据及所述第三实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元的步骤包括：根据所述第二实体抹除单元的有效数据量及所述第三实体抹除单元的有效数据量计算一有效数据量总和，并且判断所述有效数据量总和是否小于所述容量；倘若所述有效数据量总和不小于所述容量时，将所述第二实体抹除单元的有效数据及所述第三实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元；倘若所述有效数据量总和小于所述容量时，根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中选取有效数据量小于所述容量的另一实体抹除单元作为一第四实体抹除单元；以及将所述第二实体抹除单元的有效数据、所述第三实体抹除单元的有效数据及所述第四实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元。4.根据权利要求1所述的平均磨损方法，其特征在于，根据所记录的抹除次数排列所述第二群组的实体抹除单元的步骤包括：根据所记录的抹除次数由小到大排列所述第二群组的实体抹除单元。5.根据权利要求1所述的平均磨损方法，其特征在于，根据所记录的抹除次数从所述第一群组的实体抹除单元中提取一实体抹除单元作为所述第一实体抹除单元的步骤包括：从所述第一群组的实体抹除单元中提取具有最大抹除次数的一实体抹除单元作为所述第一实体抹除单元。6.根据权利要求1所述的平均磨损方法，其特征在于，所述第二实体抹除单元的有效数据与所述第三实体抹除单元的有效数据是属于多个不连续逻辑地址。7.一种内存控制电路单元，用于控制一可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块具有多个实体抹除单元，每一个实体抹除单元具有相同的一容量，所述内存控制电路单元包括：一主机接口，用以电性连接至一主机系统；一内存接口，用以电性连接至所述可复写式非易失性内存模块；以及一内存管理电路，电性连接至所述主机接口与所述内存接口，其中所述内存管理电路用以将所述多个实体抹除单元区分为一第一群组与一第二群组，其中所述第一群组的实体抹除单元无存有有效数据，并且所述第二群组的实体抹除单元储存有有效数据，其中所述内存管理电路更用以为每一个实体抹除单元记录一抹除次数，并且根据所记录的抹除次数排列所述第二群组的实体抹除单元，其中所述内存管理电路更用以根据所记录的抹除次数从所述第一群组的实体抹除单元中提取一实体抹除单元作为一第一实体抹除单元，其中所述内存管理电路更用以根据所述第二群组的实体抹除单元的一排列顺序从所述第二群组的实体抹除单元中选取一实体抹除单元作为一第二实体抹除单元，其中所述第二实体抹除单元的有效数据量小于所述容量，其中所述内存管理电路更用以根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为一第三实体抹除单元，其中所述内存管理电路更用以下达指令序列将所述第二实体抹除单元的有效数据及所述第三实体抹除单元的至少部分有效数据程序化至所述第一实体抹除单元。8.根据权利要求7所述的内存控制电路单元，其特征在于，在根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中仅选取有效数据量小于所述容量的另一实体抹除单元作为所述第三实体抹除单元的运作中，所述内存管理电路更用以根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中选取一实体抹除单元作为一候选实体抹除单元，并且判断所述候选实体抹除单元的有效数据量是否小于所述容量，其中倘若所述候选实体抹除单元的有效数据量不小于所述容量时，所述内存管理电路更用以根据所述第二群组的实体抹除单元的所述排列顺序从所述第二群组的实体抹除单元中选取另一实体抹除单元作为所述候选实体抹除单元，其中倘若所述候选实体抹除单元的有效数据量小于所述容量时，所述内存管理电路更用以决定所述候选实体抹除单元为所述第三实体抹除单元。9.根据权利要求7所述的内存控制电...

【专利技术属性】
技术研发人员：黄俊凯，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71