一种内存供电电路制造技术

本发明专利技术提供了一种内存供电电路，包括一个直流到直流(DC-DC)开关电源和一个电压切换电路；所述DC-DC开关电源的输入端连接系统直流输入和后备电源输入，DC-DC开关电源的输出端输出内存和内存控制器所需的供电电压；其中，DC-DC开关电源的输出端直接连接内存，DC-DC开关电源的输出端连接电压切换电路的输入端，电压切换电路的输出端连接内存控制器；系统直流输入从0变为正常值时，电压切换电路的输出端从0缓慢变为内存控制器供电电压，DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电；当系统直流输入从正常值变为0时，电压切换电路的输出端从内存控制器供电电压迅速变为0，DC-DC开关电源的输出端输出的电压仅对内存持续供电。

【技术实现步骤摘要】

本专利技术涉及计算机电路
，尤其涉及一种内存供电电路。
技术介绍
计算机内存是一种动态随机存取存储器(DRAM)，必须持续对其进行供电，才能保证其中的数据不丢失。而存储设备等计算机设备作为高可靠、高可用系统，必须确保内存中数据的一致性和完整性，即使在外部市电丢失的情况下，也要保持内存中的数据不丢失。传统的采用不间断电源(UPS，Uninterruptible Power System)对存储设备进行供电的方式由于成本、空间等方面的不足，已经逐渐被小容量、廉价、小体积的后备电源供电方式所取代。所述后备电源通常为位于存储设备内部的电池、超级电容等。当外部市电丢失后，CPU、 内存控制器等芯片会随着市电的丧失而失去电源，但是内存会在后备电源的支撑下得到长时间(通常可以到72小时以上)供电，确保内存中的数据不丢失。这里需要特别指出的是，由于电池、超级电容等后备电源受到成本、容量和体积大小的限制，在市电丢失后，不可能给存储设备所有组件持续供电，仅提供给保存有数据的内存供电。内存控制器(通常是北桥或CPU芯片)和内存使用相同电气特征的电压。对于 DDR2内存而言，内存控制器和内存都使用1. 8V直流电压；对于DDR3内存而言，内存控制器和内存都使用1.5V直流电压。图1示出了没有后备电源的内存供电方式。交流市电经过系统电源转换为一路系统直流输入，直流到直流(DC-DC)开关电源101控制该路直流，同时向内存控制103和内存 102供电。DC-DC开关电源是用来将一种电压的的直流电源变换成组件所需的另外一种电压的直流电源。电路通常由开关控制芯片、功率型金属-氧化层-半导体-场效应晶体管 (MOSFET, Metal-Oxide-Semiconductor Field-Effect Transistor)、电感、电解电容等器件构成。开关电源主要是区别于线性电源，优点是开关电源转换效率高，损耗少，广泛使用在单板电源设计中。如果交流市电断电，则内存控制103和内存102均失去供电。目前的台式机和绝大多数的服务器都属于这种设计。该设计的缺点显而易见，市电丢失后，由于内存没有后备电源保护，数据会随着市电丢失而丢失，可靠性差，数据一致性得不到保证。如果在图1所示电路中对DC-DC开关电源101增加一路后备电源输入，在市电丢失后，后备电源不但要持续给内存102供电，还要给内存控制器103供电，由于内存控制器的耗电量远远大于内存，现有后备电源的容量是无法支撑的，即使设计出来这样的后备电源，其体积、成本也是无法接受的。图2示出了现有技术中采用后备电源的内存供电方式。图2相对于图1增加了一路DC-DC开关电源104，其中DC-DC开关电源101对内存102供电，DC-DC开关电源104对内存控制器103供电。DC-DC开关电源101具有两路输入，分别是系统直流输入和后备电源输入。而DC-DC开关电源104仅具有系统直流输入。正常情况下，内存102和内存控制器103都由系统电源供电。如果交流市电断电，则内存控制器103失去供电，而内存102还具有后备电源输入。该供电方式的缺点是增加了系统硬件成本，包括多设计的一路开关电源电路成本和由此导致增加的印刷电路板(PCB，Printed Circuit Board)电路板成本。 另外，由于多增加了一路开关电源，电路设计变复杂，单板密度变高，发热增加，散热难度加大，系统的可靠性降低，并且开关电源产生的电磁辐射干扰(EMI)噪声也会有所提高。
技术实现思路
本专利技术提供了一种内存供电电路，仅使用一路DC-DC开关电源实现内存和内存控制器的可靠供电，并且在市电掉电后，实现后备电源仅对内存供电的功能。本专利技术实施例提出的一种内存供电电路，包括一个直流到直流DC-DC开关电源和一个电压切换电路；所述DC-DC开关电源的输入端连接系统直流输入和后备电源输入，DC-DC开关电源的输出端输出内存和内存控制器所需的供电电压；其中，DC-DC开关电源的输出端直接连接内存，DC-DC开关电源的输出端连接电压切换电路的输入端，电压切换电路的输出端连接内存控制器；系统直流输入从0变为正常值时，电压切换电路的输出端从0缓慢变为内存控制器供电电压，所述电压变化的时间范围为100毫秒至900毫秒，DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电；当系统直流输入从正常值变为0时，电压切换电路的输出端从内存控制器供电电压迅速变为0，所述电压变化的时间范围为0. 01微秒至100微秒，DC-DC开关电源的输出端输出的电压仅对内存持续供电。较佳地，所述电压切换电路包括第一开关型金属-氧化层-半导体-场效应晶体 MOSFET管Ql、第二开关型MOSFET管Q2、二极管D1、电容Cl、第一电阻Rl和功率型MOSFET 管Q3 ；第一开关型MOSFET管Ql的栅极用于接收市电掉电监测信号，所述市电掉电监测信号在市电正常时为高电平，在市电丢失时为低电平；第一开关型MOSFET管Ql的源极接地，第一开关型MOSFET管Ql的漏极连接第二开关型MOSFET管Q2的栅极；第二开关型MOSFET管Q2的源极接地，第二开关型MOSFET管Q2的漏极连接二极管Dl的负极以及第一电阻Rl ；二极管Dl与第一电阻Rl并联，二极管的正极连接电容Cl的正极，电容Cl的负极接地；电容Cl的正极连接功率型MOSFET管Q3的栅极；功率型MOSFET管Q3的漏极连接DC-DC开关电压的输出端，功率型MOSFET管Q3 的源极连接内存控制器。较佳地，所述电压切换电路进一步包括第二电阻R2 ；所述第二电阻R2的一端连接系统参考电压，第二电阻R2的另一端连接第一开关型MOSFET管Ql的漏极。较佳地，所述第二电阻R2的阻值为IK到100K欧姆。较佳地，所述电压切换电路进一步包括第三电阻R3 ；所述第三电阻R3的一端连接系统参考电压，第三电阻R3的另一端连接第二开关型MOSFET管Q2的漏极。较佳地，所述第三电阻R3的阻值为IK到100K欧姆。较佳地，所述电压切换电路进一步包括第四电阻R4，所述第四电阻R4与电容Cl并联。较佳地，所述第四电阻R4的阻值为IK到100K欧姆。较佳地，所述二极管Cl为肖特基二极管。从以上技术方案可以看出，在设备开机之初或者市电从0恢复正常时，电压切换电路的输出端从0缓慢变为内存控制器供电电压，供电电压缓慢注入内存控制器电压， 不会引起电压的波动；DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电；当市电从正常值变为0时，电压切换电路的输出端从内存控制器供电电压迅速变为0， DC-DC开关电源的输出端输出的电压仅对内存持续供电，完成内存电压和内存控制器电压的快速分离，确保宝贵的后备电源电量不浪费。附图说明图1为没有后备电源的内存供电方式示意图；图2为现有技术中采用后备电源的内存供电方式示意图；图3为本专利技术方案提出一种内存供电电路基本原理示意图；图4为本专利技术实施例提出的电压切换电路105的一种实现方式的电路图。具体实施例方式本专利技术方案提出一种内存供电电路基本原理示意图如图3所示。其中包括一路 DC-DC开关电源101和一个内存切换电路105，所述DC-DC开关电源101的输入端连接系统直流输入和后备电源输入，输出本文档来自技高网...

【技术保护点】
１．一种内存供电电路，其特征在于，包括一个直流到直流ＤＣ－ＤＣ开关电源和一个电压切换电路；所述ＤＣ－ＤＣ开关电源的输入端连接系统直流输入和后备电源输入，ＤＣ－ＤＣ开关电源的输出端输出内存和内存控制器所需的供电电压；其中，ＤＣ－ＤＣ开关电源的输出端直接连接内存，ＤＣ－ＤＣ开关电源的输出端连接电压切换电路的输入端，电压切换电路的输出端连接内存控制器；系统直流输入从０变为正常值时，电压切换电路的输出端从０缓慢变为内存控制器供电电压，所述电压变化的时间范围为１００毫秒至９００毫秒，ＤＣ－ＤＣ开关电源的输出端输出的电压同时给内存和内存控制器供电；当系统直流输入从正常值变为０时，电压切换电路的输出端从内存控制器供电电压迅速变为０，所述电压变化的时间范围为０．０１微秒至１００微秒，ＤＣ－ＤＣ开关电源的输出端输出的电压仅对内存持续供电。

【技术特征摘要】

【专利技术属性】
技术研发人员：唐斌，
申请(专利权)人：创新科存储技术深圳有限公司，创新科存储技术有限公司，
类型：发明
国别省市：94