内存供电电路制造技术

一种内存供电电路，用于供电给内存插槽模组，该内存供电电路包括平台控制中枢、基本输入输出系统和电源控制电路。当该平台控制中枢侦测每一内存插槽处于空载状态时，输出侦测结果至该基本输入输出系统，该基本输入输出系统根据该侦测结果发送对应的命令至该平台控制中枢，以使得该平台控制中枢的输出端输出低电平信号，则该电源控制电路控制一电源不输出电压至该内存插槽模组。上述内存供电电路减少了内存插槽模组能耗，利于节能。

【技术实现步骤摘要】

本专利技术涉及一种内存供电电路。
技术介绍
中央处理器为Sandy Bridge-EP版本的服务器常在该中央处理器两侧分别设置内存插槽模组，每一组内存插槽模组对应一电源控制器，该中央处理器工作时，两组内存插槽模组也同时工作，即使其中一内存插槽模组里的所有内存插槽空载，电源依然在对应的电源控制器的控制下供电给该空载的内存插槽模组，不利于节能。
技术实现思路
鉴于以上内容，有必要提供一种利于节能的内存供电电路。—种内存供电电路，用于供电给内存插槽模组，其中该内存插槽模组包括至少一内存插槽，该内存供电电路包括 一平台控制中枢，用于侦测该内存插槽模组是否处于空载状态，并输出侦测结果；一基本输入输出系统，用于根据该侦测结果发送对应的命令至该平台控制中枢，以使得当该侦测结果为该内存插槽模组处于空载状态时，该平台控制中枢的输出端输出第一电平信号，当该侦测结果为至少一内存插槽不处于空载状态时，该平台控制中枢的输出端输出第二电平信号；以及 一电源控制电路，当接收到该第一电平信号时，该电源控制电路控制一电源不输出电压至该内存插槽模组，当接收到该第二电平信号时，该电源控制电路控制该电源输出电压至该内存插槽模组。 上述内存供电电路在该平台控制中枢侦测到所有内存插槽空载时发出对应的电平信号，以使得该电源控制电路控制该电源不输出电压至该内存插槽模组，减少了不必要的能耗，利于节能。附图说明图1为本专利技术内存供电电路的较佳实施方式的电路图。主要元件符号说明 _ 内存插槽模组|90 —内存插槽 &PCH60 BIOS50电源控制电路 ^ 电源IC芯片 75 ~ 场效应管 ITTli电感_L_电阻I1、R2 电容^电源|80如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施例方式请参考图1，本专利技术内存供电电路用于供电给内存插槽模组90，该内存供电电路的较佳实施方式包括PCH (Platform Controller Hub，平台控制中枢)60、BIOS (BasicInput/Output System，基本输入输出系统)50、电源控制电路70和电源80。该内存插槽模组90包括若干个内存插槽40。每一内存插槽40通过系统管理总线(system managementbus, SMBUS)与该PCH 60的数据端SDA和时钟端SCL相连。该PCH 60用于侦测该内存插槽模组90是否处于空载状态，并将侦测结果发送给该 BIOS 50。该BIOS 50根据该侦测结果发送对应的命令给该PCH 60，以使得该PCH 60的输出端GPIO输出对应的电平信号。该电源控制电路70包括电源IC芯片75、场效应管Ml、M2、电感L、电阻R1-R2、电容C。该电源IC芯片75的使能端EN与该PCH 60的输出端GPIO相连，该场效应管Ml、M2的栅极分别与该电源IC芯片75的信号端S1、S2相连，该场效应管Ml的漏极连接该电源80，该场效应管Ml的源极连接该场效应管M2的漏极，该场效应管Ml的源极还与该电源IC芯片75的信号端S2相连，以及依次通过该电感L、该电阻R1、该电容C和该电阻R2接地，该电阻Rl与该电容C之间的节点与每一内存插槽40相连，该场效应管M2的源极接地。该电源控制电路70根据该电平信号控制该电源80输出或不输出电压至该内存插槽模组90。本实施例中，当该电源IC芯片75的使能端EN接收到低电平信号时，该电源控制电路70控制该电源80不输出电压至该内存插槽模组90。下面对本专利技术的较佳实施例的工作原理进行说明 该PCH 60通过该系统管理总线实时监测每一内存插槽40是否处于空载状态，即每一内存插槽40是否插接上内存储器，若该PCH 60侦测到所有内存插槽40均处于空载状态，则发送该侦测结果至该BIOS 50，以使得该BIOS 50发送对应的命令至该PCH 60，继而使得该PCH 60的输出端GPIO输出一低电平信号至该电源IC芯片75的使能端EN，则该电源IC芯片75不输出信号至该场效应管Ml、M2，以使得该场效应管Ml、M2均截止，从而使得该电源80不能够供电给该内存插槽模组90。若该PCH 60侦测到至少一内存插槽40处于数据传输状态，即至少一内存插槽40上插接有内存储器，则该BIOS 50发送对应的命令至该PCH 60，以使得该PCH 60的输出端GPIO输出高电平信号至该电源IC芯片75的使能端EN，继而使得该电源IC芯片75的信号端S1、S3周期性地交替输出高电平信号，信号端S2保持输出高电平信号。前半周期，该电源IC芯片75通过信号端SI发出高电平信号至该场效应管M1，并通过信号端S3发出低电平信号至该场效应管M2，以使得该场效应管Ml导通，该场效应M2截止，此时，该电源80对该电感L和该电容C进行充电，充电完毕后输出电压至该内存插槽模组90。后半周期，该电源IC芯片75通过信号端SI发出低电平信号至该场效应管M1，并通过信号端S3发出高电平信号至该场效应管M2，以使得该场效应管Ml截止，该场效应管M2导通，此时，该电源80停止为该内存插槽模组90供电，该电感L和该电容C开始放电，以便为该内存插槽模组90供电。上述内存供电电路在该PCH 60侦测到所有内存插槽40空载时发出低电平信号，以使得该电源控制电路70控制该电源80不输出电压至该内存插槽模组90，减少了不必要的能耗，利于节能，另外，本专利技术无需增添额外的主板元件，成本低。本文档来自技高网...

【技术保护点】
一种内存供电电路，用于供电给内存插槽模组，其中该内存插槽模组包括至少一内存插槽，该内存供电电路包括：一平台控制中枢，用于侦测该内存插槽模组是否处于空载状态，并输出侦测结果；一基本输入输出系统，用于根据该侦测结果发送对应的命令至该平台控制中枢，以使得当该侦测结果为该内存插槽模组处于空载状态时，该平台控制中枢的输出端输出第一电平信号，当该侦测结果为至少一内存插槽不处于空载状态时，该平台控制中枢的输出端输出第二电平信号；以及一电源控制电路，当接收到该第一电平信号时，该电源控制电路控制一电源不输出电压至该内存插槽模组，当接收到该第二电平信号时，该电源控制电路控制该电源输出电压至该内存插槽模组。

【技术特征摘要】
1.一种内存供电电路，用于供电给内存插槽模组，其中该内存插槽模组包括至少一内存插槽，该内存供电电路包括 一平台控制中枢，用于侦测该内存插槽模组是否处于空载状态，并输出侦测结果； 一基本输入输出系统，用于根据该侦测结果发送对应的命令至该平台控制中枢，以使得当该侦测结果为该内存插槽模组处于空载状态时，该平台控制中枢的输出端输出第一电平信号，当该侦测结果为至少一内存插槽不处于空载状态时，该平台控制中枢的输出端输出第二电平信号；以及 一电源控制电路，当接收到该第一电平信号时，该电源控制电路控制一电源不输出电压至该内存插槽模组，当接收到该第二电平信号时，该电源控制电路控制该电源输出电压至该内存插槽模组。2.如权利要求1所述的内存供电电路，其特征在于该第一电平信号为低电平信号，该第二电平[目号为筒电平[目号。3.如权利要求1所述的...

【专利技术属性】
技术研发人员：潘亚军，葛婷，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：