芯片上系统的组件划分的方法及其器件技术方案

本发明专利技术的实施例提供了一种划分方法，包括根据一组划分标准将多个组件分类至多个分区内，并且根据一组堆叠标准将每个分区中的多个组件分类为第一堆叠件和第二堆叠件，并且第一堆叠件包括多个更高间距的金属层，第二堆叠件包括多个更低间距的金属层。划分标准包括组件的尺寸、功率和速度，并且堆叠标准包括金属层的间距。本发明专利技术的实施例还提供了一种具有多个组件的芯片上系统。

【技术实现步骤摘要】
芯片上系统的组件划分的方法及其器件
本专利技术的实施例涉及半导体领域，更具体地涉及芯片上系统的组件划分的方法及其器件。
技术介绍
集成度的改进来自最小部件尺寸的不断减小，这允许更多的组件集成到给定区域内。在尝试增加电路密度的过程中，已经对三维(3D)集成电路(IC)进行了研究。在3DIC的典型形成工艺中，两个管芯接合在一起，且在衬底上的每一个管芯和接触焊盘之间形成电连接。内插件(interposer)堆叠是3DIC技术的部分，其中，硅通孔(TSV)嵌入式内插件连接至具有微凸块的器件硅。3DIC制造工艺流程可以被分成两种类型。在衬底上芯片上芯片(CoCos)工艺流程中，硅内插件芯片首先附接至封装衬底上，且然后不同的器件硅芯片附接至内插件上。在衬底上晶圆上芯片(CoWoS)工艺流程中，首先器件硅芯片附接至硅内插件晶圆上，然后被切割。然后，所得到的堆叠的硅附接至衬底上。然而，当多个器件放至一个芯片中时，需要更复杂的设计。芯片上系统(SOC)具有多个金属层，不是SOC上所有的组件都需要先进的工艺。对所有金属层的处理取决于多个因素，例如，间距。对不同金属层的无辨识的处理可能导致较高的生产成本。本文档来自技高网...

【技术保护点】
一种划分芯片上系统(SOC)的多个组件的方法，包括：根据一组划分标准将所述多个组件分类至多个分区中；以及根据一组堆叠标准将每个分区的所述多个组件分类为第一堆叠件和第二堆叠件，其中，所述第一堆叠件包括多个更高间距的金属层且所述第二堆叠件包括多个更低间距的金属层。

【技术特征摘要】
2015.12.08 US 14/963,1511.一种划分芯片上系统(SOC)的多个组件的方法，包括：根据一组划分标准将所述多个组...

【专利技术属性】
技术研发人员：侯永清，桑迪·库马·戈埃尔，李云汉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71