半导体结构及其制造方法技术

本发明专利技术实施例提供了一种半导体结构，其包含第N金属层，位于第N金属层上方并与其接触的平面底部阻挡层，位于平面底部阻挡层上方的数据存储层，位于数据存储层上方的电极，和位于电极上方的第(N+1)金属层。N是正整数。本发明专利技术实施例还提供了半导体结构的制造方法。

Semiconductor structure and manufacturing method thereof

The embodiment of the invention provides a semiconductor structure comprising a N metal layer, the bottom plane is located in the N metal layer and in contact with the barrier layer, data storage layer is located in the flat bottom barrier layer, data storage layer is located above the electrode, and the electrode located on the side of the metal layer (N+1). N is a positive integer. The embodiment of the invention also provides the manufacturing method of the semiconductor structure.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例涉及半导体存储器结构及其制造方法。
技术介绍
半导体存储阵列包含彼此电连接的多个单位存储器单元。在动态随机存取存储器(DRAM)中，例如，单位存储器单元可能包含一个开关和一个电容器。DRAM具有高集成度和高运行速度。然而，当未提供给DRAM电源时，存储在DREAM中的数据被擦除。非易失性存储器的一个实例是闪速存储器，其中当不供给电源时，存储的数据也不会被擦除。虽然闪存具有非易失性的特点，但与DRAM相比，闪存具有低集成度和低运行速度。许多现代电子设备包含被配置为存储数据的电子存储器。电子存储器可能是易失性存储器或非易失性存储器。易失性存储器在有电源时存储数据，而非易失性存储器能够在断电时存储数据。由于其结构简单和所涉及的CMOS逻辑可兼容的工艺技术，电阻式随机存取存储器(RRAM)是用于下一代的非易失性存储器技术的有前景的候选。RRAM单元包含具有可变电阻的介电数据存储层，其被置于两个设置于后段制程(BEOL)金属化层内的电极之间。电阻式随机存取存储器(RRAM)是非易失性存储器件的一种。RRAM是基于过渡金属氧化物的电阻根据在其上施加的电压而变化的特性的电阻式存储器，及电阻被用来在RRAM单元中存储一些数据位而不是用于DRAM中的电子电荷。RRAM包括电容状结构，其中绝缘材料显示电阻切换行为。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体结构，包括：第N金属层；平面底部阻挡层，位于所述第N金属层上方并与所述第N金属层接触；数据存储层，位于所述平面底部阻挡层上方；电极，位于所述数据存储层上方；第(N+1)金属层，位于所述电极上方；其中，N是正整数。根据本专利技术的另一些实施例，还提供了一种存储器结构，其包括：下部金属层；平面存储器单元，位于所述下部金属层上方，所述平面存储器单元包括：覆盖层，接近所述下部金属层；和高k介电层，位于所述覆盖层上方；上部金属层，电连接至所述平面存储器单元，其中，所述下部金属层比所述上部金属层更靠近晶体管区。根据本专利技术的又一些实施例，还提供了一种半导体结构的制造方法，包括：形成底部金属层；在所述底部金属层上方形成平面存储层；通过自对准操作在所述平面存储层上方形成电极；以及通过图案化所述平面存储层限定存储器单元。附图说明结合附图阅读以下详细说明，可更好地理解本专利技术的各方面。应注意到，根据本行业中的标准惯例，各种部件不是按比例绘制。实际上，为论述清楚，各功能件的尺寸可任意增加或减少。图1为根据本专利技术的一些实施例的存储结构堆叠件的截面图。图2为根据本专利技术的一些实施例的存储器单元的截面图。图3为根据本专利技术的一些实施例的制造存储器结构的流程图；图4至图14为根据本专利技术的一些实施例的在不同制造操作下的存储器结构的截面图。具体实施方式在附图中，类似的参考数字被用于在各个视图中指示相似或类似的元件，并且示出和描述了本专利技术的说明性实施例。附图不一定按比例绘制，并且在一些实例中，附图被夸大和/或简化仅用于说明目的的地方。本领域的普通技术人员将会理解基于本专利技术的以下实例性实施例的本专利技术的许多可能的应用和变型。此外，为了便于描述，本文使用空间相对术语，例如“低于”、“下面”、“下方”、“上面”、“上部”等来描述如图中所示的一个元件或功能件与另一元件或功能件的关系。空间相对术语旨在包含除附图所示的方向之外使用或操作中的器件的不同方向。该装置可调整为其他方向(旋转90度或者面向其他方向)，而其中所使用的空间相关描述符也可进行相应的解释。在描述和声明本专利技术时，以下将根据下文阐述的定义使用术语。如本文所用的，“衬底”是指在其上形成各种层和器件结构的块状衬底。在一些实施例中，块状衬底包含硅或化合物半导体，诸如GaAs、InP、Si/Ge或者SiC。这些层的实例包含介电层、掺杂层、多晶硅层或导电层。该器件结构的实例包括晶体管、电阻器和/或电容器，其可通过互连层互连到附加集成电路。如本文所用的，“沉积”是指在衬底上沉积材料的操作，其使用待沉积的汽相材料、前体材料、电化学反应或溅射/反应性溅射。使用汽相材料的沉积包含任何操作，诸如，但不限于，化学汽相沉积(CVD)和物理汽相沉积(PVD)。汽相沉积方法的实例包含热灯丝CVD、rf-CVD、激光CVD(LCVD)、共形金刚石涂层操作、金属-有机CVD(MOCVD)、热蒸发PVD、离子化金属PVD(IMPVD)、电子束PVD(EBPVD)、反应性PVD、原子层沉积(ALD)、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)、低压CVD(LPCVD)等。利用电化学反应沉积的实例包括电镀、化学镀等。沉积的其它实例包含脉冲激光沉积(PLD)及原子层沉积(ALD)。如本文中所用的，“金属氧化物”是指二元金属氧化物、过渡金属氧化物和镧系金属氧化物。本文所述的金属氧化物经常是非化学计量，因而氧成分的下标“x”在本专利技术中被使用。金属氧化物包含MgOx、AlOx、TiOx、CrOx、MnOx、FeOx、CoOx、NiOx、CuOx、ZnOx、GeOx、YOx、ZrOx、NbOx、MoOx、SnOx、LaOx、HfOx、TaOx、WOx、CeOx、GdOx、YbOx和LuOx。尽管为本专利技术限定了较宽范围的数字范围和参数为近似值，在具体实例中所记录的数字值尽可能为精确值。但是，任何数字值都包含某些由各测试量度中标准差所造成的固有误差。此外，文中所使用的术语“大约”通常表示给定值或范围内的10％、5％、1％或0.5％。或者，术语“大约”表示位于本领域内普通技术人员所理解的平均值的可接受标准误差范围内。除操作/工作实例，或除明确指出外，本专利技术中的诸如材料数量、时间长度、温度、操作条件、数量比例及类似内容等的所有数字范围、数量、值和百分比应理解为依据术语“大约”在所有实例中有所改动。因此，除非出现矛盾，本专利技术和附属权利要求中所述的数字参数为能够按照需要进行改动的近似值。各数字参数至少应该按照所报告的有效数字，并通过普通的四舍五入方法进行表示。文中的范围可表示为从一个端点到另一个端点，或者两个端点之间。文中所公开的所有范围包含端点，除非另有说明。电阻式随机存取存储器(MRAM)单元具有底部电极，其通过具有可变电阻的数据存储层与上面的顶部电极分离。通常，RRAM单元通过包括开口的底部介电层与下层金属层分离，该开口提供底部电极和下层金属互连层之间的接触。这样在RRAM中形成的底部电极在这里被称为底部电极通孔(BEVA)。该BEVA在RRAM单元中导致了许多问题。例如，通常通过沉积操作形成BEVA，其填充连接底部电极与下层金属互连层的开口。取决于开口的大小，可以在开口形成具有小于60纳米的临界尺寸(CD)的空隙。随后的平坦化操作，诸如化学机械抛光(CMP)，由于小CD开口的空隙形成性质而不能创建平坦的表面。此外，作为平坦化操作的结果，抛光表面包含一个以上的材料，诸如BEVA本身(例如，由TiN制成)、TaN阻挡件内衬于BEVA的侧壁和底部和富硅氧化物(SRO)环绕BEVA。CMP浆料对于不同的材料可拥有不同的抛光率。因此，具有多于一种材料的抛光表面固有地拥有非平坦的表面，其不利于随后的数据存储层的形成。因此，抛光之后空隙导致的开口本文档来自技高网...

【技术保护点】
一种半导体结构，包括：第N金属层；平面底部阻挡层，位于所述第N金属层上方并与所述第N金属层接触；数据存储层，位于所述平面底部阻挡层上方；电极，位于所述数据存储层上方；第(N+1)金属层，位于所述电极上方；其中，N是正整数。

【技术特征摘要】
2016.02.05 US 15/017,2451.一种半导体结构，包括：第N金属层；平面底部阻挡层，位于所述第...

【专利技术属性】
技术研发人员：周仲彦，谢静佩，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71