用于串扰缓解的接地过孔群集制造技术

本公开的实施例针对用于集成电路(IC)组件中的串扰缓解的接地过孔群集的技术和配置。在一些实施例中，IC封装组件可以包括被配置为在管芯和第二封装基板之间对输入/输出(I/O)信号和接地进行布线的第一封装基板。第一封装基板可以包括设置在第一封装基板的一侧上的多个接触部、以及过孔的同一层的至少两个接地过孔，并且所述至少两个接地过孔可以形成与单个接触部电耦合的接地过孔的群集。可以描述和/或要求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】用于串扰缓解的接地过孔群集相关申请的交叉引用本申请要求于2015年11月17日提交的题为“GROUNDVIACLUSTERINGFORCROSSTALKMITIGATION”的美国专利申请No.14/943880的优先权，该美国专利申请是2014年12月18日提交的题为“GROUNDVIACLUSTERINGFORCROSSTALKMITIGATION”的美国专利申请No.14/575956的延续。
本公开的实施例总体上涉及集成电路领域，并且更具体地，涉及用于集成电路组件中的串扰缓解的接地过孔群集的技术和配置。
技术介绍
高速信号端总线广泛用于通信的封装上和封装外线路二者以解决集成电路(IC)封装的高带宽需求。然而，串扰(特别是垂直互连件的串扰)可能限制这些高速信号端总线能够实现的数据速率，并且因此，可能在面对信号发送性能目标时构成挑战。额外的管脚可能用于接地连接，以使更多的垂直互连件可用于被分配为接地，以努力将信号彼此隔离并因此降低信号之间的串扰。然而，这些信号管脚可能增大封装形式因子并且可能增加制造的成本。本文提供的背景描述用于总体上呈现本公开的背景。除非在本文中另有指示，否则在本部分中所描述的材料不是本申请中权利要求的现有技术，并且不能通过包含在该部分中而被承认是现有技术或现有技术的暗示。附图说明通过以下具体实施方式结合附图，将容易理解实施例。为了便于该描述，相似的参考标记指定相似的结构元件。通过示例而并非通过附图中视图的限制的方式示出了实施例。图1示意性地示出根据一些实施例的具有接地过孔群集的示例性集成电路(IC)组件的截面侧视图，以及示例性IC组件的一个封装基板中的具有接地过孔群集的互连件的两个三维(3D)模型。图2示意性地示出根据一些实施例的示例性两过孔群集模式的顶视图和截面侧视图。图3示意性地示出根据一些实施例的示例性三过孔群集模式的顶视图。图4示意性地示出根据一些实施例的形成用于IC组件中的串扰缓解的接地过孔群集的示例性过程的流程图。图5示意性地示出根据一些实施例的包括如本文中所描述的用于串扰缓解的接地过孔群集的计算设备。具体实施方式本公开的实施例描述了与用于集成电路(IC)组件中的串扰缓解的接地过孔群集相关联的技术和配置。例如，本文所述的技术可以用于制造具有带有接地过孔的群集的垂直互连件的封装基板。在以下描述中，将使用本领域技术人员通常使用的术语来描述示例性实施方式的各方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员来说显而易见的是，本公开的实施例可以仅利用所描述的方面中的一些方面来实践。出于解释的目的，阐述了具体数字、材料和配置，以提供对例示性实施例的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其它实例中，公知的特征被省略或简化，以便不使例示性实施方式难以理解。在以下具体实施方式中，参照了形成本文一部分的附图，其中在全文中类似的附图标记指代类似的部件，并且其中通过其中可以实践本公开的主题的例示性实施例来示出。此外，应理解，可以利用其它实施例，并且可以做出结构和/或逻辑变化而不脱离本公开的范围。因此，以下具体实施方式并不应当以限制的意义来看待，并且实施例的范围由所附权利要求及其等同物来限定。为了本公开的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。描述可以使用基于视角的描述，例如顶部/底部、在……中/在……外、之上/之下等。这种描述仅仅是用于便于讨论并且并不旨在将本文描述的实施例的应用限制于任何特定的取向。描述可以使用短语“在一实施例中”、“在实施例中”、或者“在一些实施例中”，其每个均可以指代相同或者不同的实施例中的一个或多个。此外，术语“包括”、“包含”、“具有”等，如相对于本公开的实施例使用的，是同义的。本文中可以使用术语“与……耦合”及其衍生词。“耦合”可以表示以下中的一种或多种。“耦合”可以表示两个或更多元件直接物理或电接触。然而，“耦合”也可以表示两个或更多元件彼此间接耦合，但是仍然彼此合作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被描述为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。在各实施例中，短语“第一特征形成、沉积、或者以其它方式设置在第二特征上”可以表示第一特征形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理接触和/或电接触)或间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。如本文使用的，术语“模块”可指代以下部件、可以是以下部件的部分或可以包括以下部件：执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路、和/或提供所描述的功能的其他合适的部件。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。图1示意性地示出根据一些实施例的包括具有垂直互连件的封装基板112和122的示例性IC组件100的截面侧视图，所述垂直互连件具有接地过孔的群集。如本文使用的，第一级互连件(FLI)可以指代管芯(例如，管芯110或120)与封装基板(例如，封装基板112或122)之间的互连件，而第二级互连件(SLI)可以指代封装基板(例如，封装基板112或122)与另一封装基板(例如，内插件140)或电路板之间的互连件。在实施例中，IC组件100可以包括一个或多个管芯(例如，管芯110和120)。管芯110和120可以分别经由一个或多个FLI结构与封装基板112和122电和/或物理耦合。封装基板112和122可以进一步经由一个或多个SLI结构与内插件140电耦合。管芯110和120中任一个或二者可以表示使用半导体制造技术(例如薄膜沉积、光刻、蚀刻等)由半导体材料制成的分立单元。在一些实施例中，管芯110和120中任一个或二者可以包括处理器、存储器、开关、ASIC、或SoC、或是这些部件的一部分。管芯110和120可以分别根据各种适当的配置(包括如所描绘的倒装芯片配置或例如嵌入封装基板中的其它配置)与封装基板112和122电和/或物理耦合。在倒装芯片配置中，管芯110可以使用FLI结构(例如所描绘的互连结构)与封装基板112的表面132耦合。这些互连结构可以被配置为将管芯110与封装基板112电和/或物理耦合。在各实施例中，这些互连结构可以与内插件140的电布线特征电耦合，该电布线特征被配置为在管芯110与管芯120之间、或管芯110与任何其它电部件之间对电信号进行布线。类似地，管芯120可以使用FLI结构(例如所描绘的互连结构)与封装基板122的表面136耦合。这些互连结构可以被配置为将管芯120与封装基板122电和/或物理耦合。在实施例中，这些互连结构可以与内插件140的电布线特征电耦合，该电布线特征被配置为在管芯120与管芯110之间、或管芯12本文档来自技高网...

【技术保护点】
一种集成电路(IC)封装组件，包括：第一封装基板，其被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线，所述第一封装基板具有被配置为接纳所述管芯的第一侧和与所述第一侧相对的第二侧，所述第一封装基板包括：设置在所述第一封装基板的所述第二侧上的多个接触部；以及过孔的同一层的至少两个接地过孔，其中所述多个接触部中的单个接触部被配置为形成与所述第二封装基板的单个焊料接头，并且其中所述至少两个接地过孔形成与所述单个接触部电耦合的接地过孔的群集。

【技术特征摘要】
【国外来华专利技术】2014.12.18 US 14/575,956;2015.11.17 US 14/943,8801.一种集成电路(IC)封装组件，包括：第一封装基板，其被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线，所述第一封装基板具有被配置为接纳所述管芯的第一侧和与所述第一侧相对的第二侧，所述第一封装基板包括：设置在所述第一封装基板的所述第二侧上的多个接触部；以及过孔的同一层的至少两个接地过孔，其中所述多个接触部中的单个接触部被配置为形成与所述第二封装基板的单个焊料接头，并且其中所述至少两个接地过孔形成与所述单个接触部电耦合的接地过孔的群集。2.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集是所述第一封装基板的所述第一侧与所述第二侧之间的垂直互连件的一部分。3.根据权利要求1所述的IC封装组件，其中所述过孔的同一层是过孔的与所述第二侧相邻的最外面的第一层，与过孔的所述最外面的第一层直接相邻的过孔的第二层，或者与过孔的所述第二层直接相邻的过孔的第三层。4.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集由所述过孔的同一层的信号过孔围绕。5.根据权利要求5所述的IC封装组件，其中所述信号过孔以围绕所述接地过孔的群集的大体上六边形布置来配置。6.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集包括以三角形布置的三个接地过孔。7.根据权利要求6所述的IC封装组件，其中所述三角形布置的中心设置在所述单个接触部的中心之上。8.根据权利要求1所述的IC封装组件，还包括所述第二封装基板，其中所述第二封装基板通过所述单个焊料接点与所述第一封装基板耦合。9.根据权利要求1所述的IC封装组件，其中，所述至少两个接地过孔之间的距离小于所述单个接触部的直径。10.根据权利要求1所述的IC封装组件，其中，所述至少两个接地过孔具有相同的直径。11.根据权利要求1所述的IC封装组件，其中所述单个焊料接点是焊料接点的球栅阵列(BGA)配置的一部分。12.根据权利要求1所述的IC封装组件，其中所述第一封装基板是叠置的过孔层压核心封装或核心BGA封装。13.根据权利要求1-12中任一项所述的IC封装组件，其中所述接地过孔的群集是接地过孔的最接近所述第一封装基板的边缘的列的一部分。14.一种制造集成电路(IC)封装组件的方法，包括：在第一封装基板的一侧上形成多个接触部，所述第一封装基板被配置为在管芯与第二封装基板之...

【专利技术属性】
技术研发人员：钱治国，K·艾京，Y·张，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US