半导体集成电路制造技术

本公开的半导体集成电路包括：与受保护电路连接的第一电源线和第二电源线；被供给有与供给到第一电源线和第二电源线的电压不同的电压的第三电源线；连接在所述第一电源线和第二电源线之间并检测在所述第一电源线中产生的浪涌的检测电路；包括串联连接的至少一个反相器并且连接在所述第一电源线和第二电源线之间的反相器电路；连接在所述第一电源线和第二电源线之间并且受到所述检测电路的输出控制使得所述浪涌流过第二电源线的保护晶体管；和至少与所述第三电源线和所述保护晶体管连接的时间常数电路。

【技术实现步骤摘要】
【国外来华专利技术】半导体集成电路
本公开涉及一种包括消除在电源线中产生的浪涌的电路的半导体集成电路。
技术介绍
通常，诸如大规模集成电路(LSI)等半导体集成电路随着半导体集成电路的小型化和电压的降低而增大了保护具有预定功能的内部电路(在下文中，被称为受保护电路)免受在电源线中产生的浪涌的影响的重要性。通过相对于电源线的外部端子的静电放电(ESD)，电源线电压急剧增大，即，ESD浪涌作为在电源线中产生的代表性浪涌而是公知的。为了防止ESD浪涌在外部端子中产生的高电压脉冲损坏受保护电路，用于ESD保护的器件或电路与受保护电路一起集成在半导体基板上。例如，作为用于ESD保护的器件或电路，GGMOS(栅极接地的MOS)、晶闸管和RCMOS是公知的。虽然根据目的来适当地使用用于ESD保护的器件或电路，但是近年来经常使用设计相对简单的具有RCMOS构成的ESD保护电路(例如，参考专利文献1和非专利文献1)。引用文献列表专利文献专利文献1：日本未审查专利申请公开No.2012-253266非专利文献非专利文献1：C.A.Torresetal；“Modular,Portable,andEasilySimulated本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：与受保护电路连接的第一电源线和第二电源线；被供给有与供给到所述第一电源线和第二电源线的电压不同的电压的第三电源线；连接在所述第一电源线和第二电源线之间并检测在所述第一电源线中产生的浪涌的检测电路；包括串联连接的至少一个反相器并且连接在所述第一电源线和第二电源线之间的反相器电路；连接在所述第一电源线和第二电源线之间并且受到所述检测电路的输出控制使得所述浪涌流过所述第二电源线的保护晶体管；和至少与所述第三电源线和所述保护晶体管连接的时间常数电路。

【技术特征摘要】
【国外来华专利技术】2014.12.05 JP 2014-2470671.一种半导体集成电路，包括：与受保护电路连接的第一电源线和第二电源线；被供给有与供给到所述第一电源线和第二电源线的电压不同的电压的第三电源线；连接在所述第一电源线和第二电源线之间并检测在所述第一电源线中产生的浪涌的检测电路；包括串联连接的至少一个反相器并且连接在所述第一电源线和第二电源线之间的反相器电路；连接在所述第一电源线和第二电源线之间并且受到所述检测电路的输出控制使得所述浪涌流过所述第二电源线的保护晶体管；和至少与所述第三电源线和所述保护晶体管连接的时间常数电路。2.根据权利要求1所述的半导体集成电路，其中所述时间常数电路包括电容器和电阻器，以及所述电阻器的一端与所述第三电源线连接。3.根据权利要求2所述的半导体集成电路，其中所述电容器的一端与所述反相器电路的输出端连接，...

【专利技术属性】
技术研发人员：巽孝明，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP