一种读取方法及闪存存储器装置制造方法及图纸

本发明专利技术公开了一种读取方法及闪存存储器装置，读取方法应用于闪存存储器装置，闪存存储器装置包括非易失性半导体存储单元阵列，包括：判断是否读取所述非易失性半导体存储单元阵列的全部存储单元，若是，则对所述全部存储单元相应字线施加电压，以进行第一次感应操作；对在所述第一次感应操作后，判定为关态的存储单元进行第二次感应操作，其中，在所述第一次感应操作时字线上施加的电压和第二次感应操作时字线上施加的电压的差值在预设范围内，所述第二次感应操作对应感应时间不小于第一次感应操作对应感应时间。本发明专利技术提供的技术方案，能够通过两次感应操作对闪存存储器装置进行读取，以降低共源线的噪声，保证读取操作的准确率高。

【技术实现步骤摘要】
一种读取方法及闪存存储器装置
本专利技术涉及存储器
，更为具体的说，涉及一种读取方法及闪存存储器装置。
技术介绍
NAND型闪存做为一种非易失性存储器，由于其集成度高的特性，已经成为大容量存储器装置的重要关键组成部分。但是因为NAND型闪存存储器，其组成非易失性存储单元阵列的所有存储单元的接地端最终都通过共源线连接到一起，所以随着存储单元阵列的扩大，在采用全位线读取方法进行读取操作时，共源线噪声影响就越来越大，甚至造成读取操作错误，因而，在进行读取操作时，降低共源线噪声就变得尤为重要。
技术实现思路
有鉴于此，本专利技术提供了一种读取方法及闪存存储器装置，首先对全部存储单元进行第一次感应操作，而后对判定为关态的存储单元进行第二次感应操作，通过两次感应操作对闪存存储器装置进行读取，以降低共源线的噪声，保证读取操作的准确率高。为实现上述目的，本专利技术提供的技术方案如下：一种读取方法，应用于闪存存储器装置，所述闪存存储器装置包括非易失性半导体存储单元阵列，包括：判断是否读取所述非易失性半导体存储单元阵列的全部存储单元，若是，则对所述全部存储单元相应字线施加电压，以进行第一次感应操作；对本文档来自技高网...

【技术保护点】
一种读取方法，应用于闪存存储器装置，所述闪存存储器装置包括非易失性半导体存储单元阵列，其特征在于，包括：判断是否读取所述非易失性半导体存储单元阵列的全部存储单元，若是，则对所述全部存储单元相应字线施加电压，以进行第一次感应操作；对在所述第一次感应操作后，判定为关态的存储单元进行第二次感应操作，其中，在所述第一次感应操作时字线上施加的电压和第二次感应操作时字线上施加的电压的差值在预设范围内，以及，所述第二次感应操作对应感应时间不小于第一次感应操作对应感应时间。

【技术特征摘要】
1.一种读取方法，应用于闪存存储器装置，所述闪存存储器装置包括非易失性半导体存储单元阵列，其特征在于，包括：判断是否读取所述非易失性半导体存储单元阵列的全部存储单元，若是，则对所述全部存储单元相应字线施加电压，以进行第一次感应操作；对在所述第一次感应操作后，判定为关态的存储单元进行第二次感应操作，其中，在所述第一次感应操作时字线上施加的电压和第二次感应操作时字线上施加的电压的差值在预设范围内，以及，所述第二次感应操作对应感应时间不小于第一次感应操作对应感应时间。2.根据权利要求1所述的读取方法，其特征在于，在所述第一次感应操作时字线上施加的电压和第二次感应操作时字线上施加的电压相同；以及，所述第一次感应操作对应感应时间小于第二次感应操作对应感应时间。3.根据权利要求2所述的读取方法，其特征在于，在判断读取所述非易失性半导体存储单元阵列不是所述全部存储单元，且判断为读取预设数量的存储单元时，则对所述存储单元相应字线施加电压，且对所述预设数量的存储单元进行一次预设感应操作，其中，在所述预设感应操作时字线上施加的电压与所述第一次感应操作和第二次感应操作时字线上施加的电压相同，且所述预设感应操作对应感应时间不小于第二次感应操作对应感应时间。4.根据权利要求3所述的读取方法，其特征在于，所述预设数量的存储单元为所述全部存储单元的一半，其中，所述预设感应操作对应感应时间与第二次感应操作对应感应时间相同。5.根据权利要求3所述的读取方法，其特征在于，所述预设数量的存储单元为所述全部存储单元的四分之一，其中，所述预设感应操作对应感应时间不小于第二次感应操作对应感应时间。6.一种闪存存储器装置，包括非易失性半导体存储单元阵列，其...

【专利技术属性】
技术研发人员：杜智超，付祥，王颀，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11