电流式逻辑栓锁电路制造技术

本发明专利技术的电流式逻辑栓锁电路包含：一对称电路、一时脉接收电路、一电流产生电路、一取样电路以及一保持电路的栓锁电路。时脉接收电路接收彼此反相的一第一时脉信号与一第二时脉信号。电流产生电路电连接于该对称电路与该时脉接收电路，其提供一放电电流。取样电路电连接于该电流产生电路，其因应该第一时脉信号的控制而接收一差动输入信号并导通该放电电流。保持电路电连接于该电流产生电路，其因应该第二时脉信号的控制而导通该放电电流并产生一差动输出信号。

【技术实现步骤摘要】
电流式逻辑栓锁电路
本专利技术是有关于一种栓锁电路，且特别是有关于一种电流式逻辑栓锁电路。
技术介绍
高速栓锁电路(high-speedlatches)与触发器(flip-flops)的应用相当广泛。数字电路设计经常利用高速栓锁电路与触发器作为数据取样(datasampling)、储存/维持数据等用途。其中，因为差动架构的电流式逻辑栓锁电路(currentmodelogiclatch)(以下简称为栓锁电路)具有操作速度快且可消除共模噪声的优点，高速用途的栓锁电路经常采用差动架构的电流式逻辑栓锁电路。随着电路设计的缩小化与高频应用的需求，如何确保电流式逻辑栓锁电路能正确无误的取样并栓锁输入信号，为不可忽视的议题。
技术实现思路
本专利技术有关于一种栓锁电路，可防止栓锁电路受到时脉信号变化的影响而避免其干扰。根据本专利技术的一方面，提出一种栓锁电路，包含一对称电路；一时脉接收电路，其接收相位相差180度的一第一时脉信号与一第二时脉信号；一电流产生电路，电连接于该对称电路与该时脉接收电路，其提供一放电电流；一取样电路，电连接于该电流产生电路，其因应该第一时脉信号的控制而接收一差动输入信号并导通该放电电流；以及一保持电路，电连接于该电流产生电路，其因应该第二时脉信号的控制而导通该放电电流并产生一差动输出信号。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：附图说明图1绘示一种电流式逻辑栓锁电路的示意图。图2A是根据本专利技术实施例的电流式逻辑栓锁电路的方块图。图2B是采用图2A的架构的电流式逻辑栓锁电路的示意图。图3是理想差动输入信号与在图1、2B的电流式逻辑栓锁电路上的输入信号的波形图。图4是理想差动输出信号与在图1、2B的电流式逻辑栓锁电路上的差动输出信号的波形图。其中，附图标记：栓锁电路10、20、30晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10第一输入节点Sin1第二输入节点Sin2第一输入信号Sin1第二输入信号Sin2第一时脉信号Vclk第二时脉信号Vclk’第一输出节点Sout1第二输出节点Sout2差动输出信号Vout供应电压Vdd接地电压Vss放电电流Iss栅极-源极电容c1、c2取样电路21a保持电路21b、31b电流产生电路23来源电路23a、33a镜像电路23b、33b对称复制电路25时脉接收电路27取样电路31a电流产生电路33时脉接收电路37对称复制电路35寄生电容Ca、Cb时点T1、T2、T3、T4、T5、T5、T7线段C1、C2、C3、C4、C5、C6、C7、C11、C12、C13、C14、C15、C16、C17、C21、C22、C23、C24、C25、C26、C27期间d1、d2、d3、d4、d5、d6具体实施方式请参照图1，其绘示一种电流式逻辑栓锁电路的示意图。电流式逻辑栓锁电路10由多个晶体管(开关元件)M1、M2、M3、M4、M5、M6、M7组成。电阻Rd1连接于供应电压Vdd与晶体管M1的漏极间，电阻Rd2连接于供应电压Vdd与晶体管M2的漏极间。在此实施例中，电阻Rd1、Rd2的电阻值相等。晶体管M1、M2采用差动对结构，并交互耦接(cross-coupled)至晶体管M3、M4。晶体管M1的漏极连接至晶体管M4的漏极，以及晶体管M3的栅极；晶体管M2的漏极连接至晶体管M3的漏极，以及晶体管M4的栅极。在图1中，晶体管M1、M2共同形成取样电路，晶体管M3、M4共同形成保持电路。晶体管M5、M6用于接收第一时脉信号Vclk；晶体管M6用于接收第二时脉信号Vclk，其中第一时脉信号Vclk与第二时脉信号Vclk’的相位相差180度。栓锁电路10随着第一时脉信号Vclk与第二时脉信号Vclk’而选择性处于取样模式或保持模式。此外，晶体管M7作为电流源，用于提供稳定的放电电流Iss。第一输入节点Sin1与第二输入节点Sin2分别接收彼此互补的第一输入信号Sin1与第二输入信号Sin2。第一输入信号Sin1与第二输入信号Sin2共同形成差动输入信号Vin。第一时脉信号Vclk为高位准(Vclk＝1)时，晶体管M5导通，且晶体管M7产生的放电电流Iss全部流经取样电路。因此，栓锁电路10处于取样模式。在取样模式，位于取样电路的晶体管M1、M2感测(sense)并追踪(track)差动输入信号(Vin)。第一时脉信号Vclk为低位准(Vclk＝0)，且第二时脉信号Vclk'为高位准(Vclk'＝1)时，晶体管M6导通，且晶体管M7产生的放电电流Iss全部流经保持电路。因此，栓锁电路10处于保持模式。当栓锁电路10在保持模式时，保持电路(M3、M4)对取样电路(M1、M2)的输出取样。为便于说明，此处将差动输入信号Vin定义为第一输入节点Sin1的电压与第二输入节点Sin2的电压间的电压差。当第一输入节点Sin1的电压高于第二输入节点Sin2的电压时，差动输入信号Vin为正电压。当第一输入节点Sin1的电压低于第二输入节点Sin1的电压时，差动输入信号Vin为负电压。取样电路与取样电路在第一输出节点Sout1的电压与第二输出节点Sout2的电压间的电压差则定义为差动输出信号Vout。以下分别说明栓锁电路10在取样模式与保持模式的运作方式。当栓锁电路10在取样模式时，差动输入信号Vin为正电压(第一输入节点Sin1的电压高于第二输入节点Sin2的电压)；当栓锁电路10在保持模式时，差动输入信号Vin为负电压(第一输入节点Sin1的电压低于第二输入节点Sin2的电压)。此处以ON代表晶体管为导通；以OFF代表晶体管为关闭；以H代表逻辑位准为1(电压为高位准)；并以L代表逻辑位准为0(电压为低位准)。首先说明差动输入信号Vin为正电压(栓锁电路为取样模式)的情形。表1说明在取样模式下的栓锁电路，若差动输入信号Vin为正电压，将导致取样电路内的节点电压与晶体管的导通模式产生变化。表1晶体管M1因为第一输入节点Sin1的电压较高而导通，使放电电流Iss流经晶体管M1。因此，晶体管M1的漏极(第一输出节点Sout1)的电压由高位准(Vdd)下降至低位准(Vdd-Iss×Rd)。另一方面，晶体管M2因为第二输入节点的Sin2的电压较低而关闭(cutoff)，并无电流流经晶体管M2。也因此，与晶体管M2的漏极相连的第二输出节点Sout2的电压仍维持在高位准(Vdd)。当取样电路对差动输入信号Vin取样，并在第一输出节点Sout1与第二输出节点Sout2产生电压后，取样电路会维持(追踪)在前一个阶段的数据。接着，栓锁电路10会因为第二时脉信号Vclk'切换为高位准而进入保持模式。表2说明在保持模式下的栓锁电路10，若差动输入信号Vin为正电压，将导致保持电路内的节点电压与晶体管的导通模式产生变化。表2根据上述说明可以得知，在保持模式的初期，第一输出节点Sout1的电压(Vdd-Iss×Rd)较第二输出节点Sout2的电压(Vdd)更低。即，第二输出节点Sout2的电压(Vdd)较第一输出节点Sout1的电压(Vdd-Iss×Rd)的电压高。连带的，因为晶体管M3的栅极连接至第一输出节点Sout1的缘故，晶体管M3会因为栅极上低位准电压而关闭本文档来自技高网...

【技术保护点】
一种栓锁电路，其特征在于，包含：一对称电路；一时脉接收电路，其接收相位相差180度的一第一时脉信号与一第二时脉信号；一电流产生电路，电连接于该对称电路与该时脉接收电路，其提供一放电电流；一取样电路，电连接于该电流产生电路，其因应该第一时脉信号的控制而接收一差动输入信号并导通该放电电流；以及一保持电路，电连接于该电流产生电路，其因应该第二时脉信号的控制而导通该放电电流并产生一差动输出信号。

【技术特征摘要】
2016.01.06 US 14/989,5171.一种栓锁电路，其特征在于，包含：一对称电路；一时脉接收电路，其接收相位相差180度的一第一时脉信号与一第二时脉信号；一电流产生电路，电连接于该对称电路与该时脉接收电路，其提供一放电电流；一取样电路，电连接于该电流产生电路，其因应该第一时脉信号的控制而接收一差动输入信号并导通该放电电流；以及一保持电路，电连接于该电流产生电路，其因应该第二时脉信号的控制而导通该放电电流并产生一差动输出信号。2.如权利要求1所述的栓锁电路，其特征在于，该差动输入信号包含一第一输入信号与一第二输入信号，且该差动输出信号包含一第一输出信号与一第二输出信号，其中该栓锁电路还包含：一第一输入节点，电连接于该取样电路；一第二输入节点，电连接于该取样电路，其中当该第一时脉信号为一高位准时，该取样电路分别透过该第一输入节点而接收该第一输入信号，以及透过该第二输入节点而接收该第二输入信号；一第一输出节点，电连接于该保持电路；以及一第二输出节点，电连接于该保持电路，其中当该第二时脉信号为该高位准时，该保持电路分别于该第一输出节点产生该第一输出信号，以及于该第二输出节点产生该第二输出信号。3.如权利要求2所述的栓锁电路，其特征在于，该取样电路包含：一第一开关元件，电连接于该电流产生电路、该第一输入节点与该第一输出节点，其根据该第一输入信号而选择性导通或关闭，进而改变该第一输出节点的电压；以及一第二开关元件，电连接于该电流产生电路、该第二输入节点与该第二输出节点，其根据该第二输入信号而选择性导通或关闭，进而改变该第二输出节点的电压。4.如权利要求2所述的栓锁电路，其特征在于，该保持电路包含：一第三开关元件，电连接于该电流产生电路与该等输出节点，其根据该第一输出信号而选择性导通或关闭，进而改变该第二输出节点的电压；一第四开关元件，电连接于该电流产...

【专利技术属性】
技术研发人员：陈彦中，杨财铭，李易霖，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71