一种增强型CMOS施密特电路制造技术

本发明专利技术提供了一种增强型CMOS施密特电路，具有施密特电路，在施密特电路上连接有增强电路；增强电路包括：一个电阻，电阻的一端连接输入信号，另一端与施密特电路的输入端连接于一分压节点；一个第一类型晶体管，其源极连接电源，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；一个第二类型晶体管，其源极接地，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；施密特电路的输入端连接所述分压节点，其输出端连接第一反向电路；以及第一反相电路的输出端输出信号，从而增大传统施密特电路的迟滞窗口，实现电路的滞回要求，提高电路的可靠性。

【技术实现步骤摘要】
一种增强型CMOS施密特电路
本专利技术涉及集成电路
，具体涉及一种增强型CMOS施密特电路。
技术介绍
传统的CMOSSchmitt电路通常由三组CMOS结构组成，其正向阈值电压与反相阈值电压的设计取决于CMOS结构中的PMOS和NMOS尺寸；如图1所示，为现有的反向施密特电路的电路示意图。然而，传统的电路结构中，迟滞窗口较小，如果设计的迟滞窗口越大，对工艺精度的要求就越高，由于现有半导体工艺条件的限制，一味地追求扩大迟滞窗口，将导致该电路结构在实际应用中可靠性降低。
技术实现思路
为了克服以上问题，本专利技术旨在提供增强型CMOS施密特电路，从而增大电路的迟滞窗口。为了达到上述问题，本专利技术一种增强型CMOS施密特电路，具有施密特电路，在施密特电路上连接有增强电路；增强电路包括：一个电阻，电阻的一端连接输入信号，另一端与施密特电路的输入端连接于一分压节点；一个第一类型晶体管，其源极连接电源，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；一个第二类型晶体管，其源极接地，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；施密特电路的输入端连接所述分压节点，其输出端连接第一反向电路；第一反相电路的输出端输出信号。优选地，所述施密特电路为正向施密特电路；在正向施密特电路和第一反相电路之间还设置有第二反相电路；第二反相电路的输入端与正相施密特电路的输出端连接，第二反相电路的输出端与第一反相电路的输入端连接。优选地，所述施密特电路为反向施密特电路。优选地，第一类型晶体管和第二类型晶体管的导电类型不相同。优选地，所述第一类型晶体管为PMOS晶体管，所述第二类型晶体管为NMOS晶体管。优选地，所述第一类型晶体管为NMOS晶体管，所述第二类型晶体管为PMOS晶体管。优选地，所述电阻的阻值和第一类型晶体管、第二类型晶体管的阻值为同一数量级。优选地，所述电阻为P型电阻。优选地，所述电阻的阻值和所述第一类型晶体管的阻值、第二类型晶体管的阻值均为兆欧姆数量级。优选地，所述电阻的阻值为300～500兆欧姆。本专利技术通过在施密特电路的输入端添加电阻1、第一类型晶体管2和第二类型晶体管3，得到的增强型CMOS施密特电路所构成的一个迟滞窗口大于传统施密特电路的迟滞窗口，该增强型CMOS施密特电路的正向阈值电压VIHN与反向施密特电路的正向阈值电压VIHS的差值ΔVIH＝VIHN-VIHS＝VIHS*(R/RN)，其反向阈值电压VILN与反向施密特电路的反向阈值电压VILS的差值ΔVIL＝VILS-VILN＝(VDD-VILS)*(R/RP)。对于正向施密特电路，可以在该正向施密特电路后连接一级反相电路构成反相施密特电路，从而同样实现对迟滞窗口的增强，通过上述式子，可以淡出，通过设计调整电阻的阻值R、第一类型电阻的阻值RP、第二类型电阻的阻值RN大小可以调整本专利技术的增强型CMOS施密特电路的功耗，从而更好地实现电路的滞回要求，提高电路可靠性。附图说明图1为现有的反向施密特电路示意图图2为本专利技术的一个较佳实施例的增强型CMOS反向施密特电路的电路示意图图3为本专利技术的一个较佳实施例的增强型CMOS正向施密特电路的电路示意图图4为本专利技术的一个较佳实施例的增强型CMOS反向施密特电路的输出电压、传统CMOS反向施密特电路的输出电压和输入电压的比较示意图具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。以下结合附图1～4和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。请参阅图2，本实施例的一种增强型CMOS施密特电路，具有反向施密特(Schmitt)电路4，在反向施密特电路上连接有增强电路。增强电路包括：电阻1，第一类型晶体管2，第二类型晶体管3和第一反相电路5。电阻1的一端连接输入信号Vin，另一端与施密特电路4的输入端连接于一分压节点M；第一类型晶体管2为PMOS晶体管，其源极连接电源VDD，其漏极连接于分压节点M，其栅极连接第一反相电路5的输入端；第二类型晶体管3为NMOS晶体管，其源极接地，其漏极连接于分压节点M，其栅极连接第一反相电路5的输入端；反相施密特电路4的输入端连接分压节点M，其输出端连接第一反向电路5；第一反相电路5的输出端输出信号Vout。本实施例中，显示了一个确定了迟滞窗口的反向施密特电路，在该反向电路输入端增加了电阻1，第一类型晶体管(PMOS晶体管)2以及第二类型晶体管(NMOS晶体管)3，以及在反向施密特电路的输出端连接了一个第一反相电路5也即是一级反相电路，从而使得增强电路的迟滞窗口将大于内部反向施密特电路的迟滞窗口，且输入信号Vin与输出信号Vout同相，该增强型CMOS施密特电路可以用来过滤一定的扰动。这里将第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3设计为电阻型晶体管，自身阻值较大。为了降低本实施例的增强型CMOS施密特电路的功耗，电阻的阻值和第一类型晶体管、第二类型晶体管的阻值为同一数量级，并且将电阻设置为P型电阻，较佳的，电阻的阻值和第一类型晶体管的阻值、第二类型晶体管的阻值均为兆欧姆数量级，从而更由于降低功耗；这里，电阻的阻值可以为300～500兆欧姆。在输入信号Vin为低时，反向施密特电路4的输出端信号为高，且反馈到第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3的栅极上，第一类型晶体管(PMOS晶体管)2此时关闭，第二类型晶体管(NMOS晶体管)3此时开启，则第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3的漏极连接的分压节点M的电压V＝R*Vin/(R+RN)，其中，R是电阻1的阻值，RN是第二类型晶体管(NMOS晶体管)3的阻值。然后第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3的漏极连接的分压节点M的电压V小于等于输入信号Vin，输入信号Vin的电压值上升，分压节点M的电压V同时上升，直至分压节点M的电压V达到内部的反向施密特电路4的正向阈值电压VIHS，此时，反向施密特电路4的输出为低，再通过第一反向电路5后，使得输出信号Vout与输入信号Vin同为高电平。此时的输入信号Vin为增强型CMOS施密特电路的正向阈值电压，即反向施密特电路的正向阈值电压VIHS＝VIHN*R/(R+RN)，其中VIHN是增强型CMOS施密特电路的正向阈值电压。同样的，在输入信号Vin为高时，反向施密特电路4的输出端信号为低，且反馈到第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3的栅极上，第一类型晶体管(PMOS晶体管)2此时开启，第二类型晶体管(NMOS晶体管)3此时关闭，则第一类型晶体管(PMOS晶体管)2与第二类型晶体管(NMOS晶体管)3的漏极连接的分压节点M的电压V＝Vin+(VDD-Vin)*R/(R+RP)，其中R是电阻1的阻值，RP是第一类型晶体管(PMOS晶体管)2的阻值，VDD是电源电压。第一类型晶体管(PMOS晶体管)2与第本文档来自技高网...

【技术保护点】
一种增强型CMOS施密特电路，具有施密特电路，其特征在于，在施密特电路上连接有增强电路；增强电路包括：一个电阻，电阻的一端连接输入信号，另一端与施密特电路的输入端连接于一分压节点；一个第一类型晶体管，其源极连接电源，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；一个第二类型晶体管，其源极接地，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；施密特电路的输入端连接所述分压节点，其输出端连接第一反向电路；以及，第一反相电路的输出端输出信号。

【技术特征摘要】
1.一种增强型CMOS施密特电路，具有施密特电路，其特征在于，在施密特电路上连接有增强电路；增强电路包括：一个电阻，电阻的一端连接输入信号，另一端与施密特电路的输入端连接于一分压节点；一个第一类型晶体管，其源极连接电源，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；一个第二类型晶体管，其源极接地，其漏极连接于所述分压节点，其栅极连接第一反相电路的输入端；施密特电路的输入端连接所述分压节点，其输出端连接第一反向电路；以及，第一反相电路的输出端输出信号。2.根据权利要求1所述的增强型CMOS施密特电路，其特征在于，所述施密特电路为正向施密特电路；在正向施密特电路和第一反相电路之间还设置有第二反相电路；第二反相电路的输入端与正相施密特电路的输出端连接，第二反相电路的输出端与第一反相电路的输入端连接。3.根据权利要求1所述的增强型CMOS施密特电路，其特征在于，所述施密特电路为反向施密特电路。4.根据权利要求1～3任...

【专利技术属性】
技术研发人员：浦珺慧，刘雯，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31