存储模块和包括存储模块的存储系统技术方案

一种存储系统可以包括控制器和多个存储模块。多个存储模块中的每个可以包括缓冲器芯片和经由独立的输入输出(I/O)线耦接至缓冲器芯片的多个存储器芯片。多个存储模块中的缓冲器芯片可以经由独立的I/O总线耦接至控制器，且可以被配置为控制多个存储模块和控制器的数据I/O操作。

Memory module and storage system including storage module

A storage system may include a controller and a plurality of storage modules. Each of the plurality of memory modules may include a buffer chip and a plurality of memory chips coupled to the buffer chip via an independent input output (I/O) line. A buffer chip in a plurality of memory modules may be coupled to the controller via an independent I/O bus and may be configured to control data I/O operations of a plurality of memory modules and controllers.

【技术实现步骤摘要】
存储模块和包括存储模块的存储系统相关申请的交叉引用本申请要求2015年12月28日在韩国知识产权局提交的申请号为10-2015-0187653的韩国申请的优先权，其通过引用如全文阐述一样整体并入。
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种存储模块和包括存储模块的存储系统。
技术介绍
参见图1，相关领域的存储系统1包括多个存储模块3以及控制多个存储模块3的控制器2。多个存储模块3中的每个包括双列直插式存储模块(DIMM)。存储模块3包括多个存储器芯片4，例如，动态随机存取存储器(DRAM)芯片、快闪RAM芯片、磁性RAM(MRAM)芯片和铁电RAM(FRAM)芯片。多个存储模块3与控制器2经由输入/输出(I/O)总线5而耦接。在相关领域的存储系统1中，虽然可以增大存储模块3的数量以增大存储器密度，但是可能因多分支总线结构(即，I/O总线5在垂直方向上共同地耦接至存储器芯片4)而引起速度限制、操作性能降低等。根据I/O总线5在垂直方向上共同地连接至存储器芯片4可以导致电容增大等，从而可以降低操作速度和操作性能。
技术实现思路
根据一个实施例，可以提供一种存储系统。该存储系本文档来自技高网...

【技术保护点】
一种存储系统，包括：控制器；以及多个存储模块，其中，所述多个存储模块中的每个存储模块包括缓冲器芯片和多个存储器芯片，所述多个存储器芯片分别经由独立的输入/输出I/O线来耦接至缓冲器芯片，以及其中，所述多个存储模块中的缓冲器芯片分别经由独立的I/O总线来耦接至控制器，且缓冲器芯片被配置为控制所述多个存储模块和控制器的数据I/O操作。

【技术特征摘要】
2015.12.28 KR 10-2015-01876531.一种存储系统，包括：控制器；以及多个存储模块，其中，所述多个存储模块中的每个存储模块包括缓冲器芯片和多个存储器芯片，所述多个存储器芯片分别经由独立的输入/输出I/O线来耦接至缓冲器芯片，以及其中，所述多个存储模块中的缓冲器芯片分别经由独立的I/O总线来耦接至控制器，且缓冲器芯片被配置为控制所述多个存储模块和控制器的数据I/O操作。2.如权利要求1所述的存储系统，其中，通过根据从控制器提供的选择信号而从所述多个存储模块中的每个存储模块选择一个或更多个存储器芯片来执行数据I/O。3.如权利要求1所述的存储系统，其中，通过根据从控制器提供的选择信号而从所述多个存储模块中的每个存储模块选择一个或更多个存储器芯片来执行数据I/O，以及其中，从所述多个存储模块选择的所述一个或更多个存储器芯片布置在同一线上。4.如权利要求1所述的存储系统，其中，所述多个存储器芯片分布并布置在缓冲器芯片的左侧和右侧，以及其中，相等数量的存储器芯片位于缓冲器芯片的右侧和左侧。5.如权利要求1所述的存储系统，其中，缓冲器芯片包括：控制器，被配置为根据地址信号和选择信号来产生用于控制所述多个存储器芯片与控制器之间的数据I/O操作的控制信号；读取多路复用电路，被配置为根据控制信号来选择性地输出从所述多个存储器芯片输出的数据；以及写入多路复用电路，被配置为根据控制信号来将从控制器输入的数据选择性地传送给所述多个存储器芯片。6.如权利要求5所述的存储系统，其中，读取多路复用电路包括：多个锁存器，被配置为通过根据选通信号和控制信号而锁存从所述多个存储器芯片输出的数据来产生锁存信号；以及多路复用器，被配置为根据控制信号来选择性地输出锁存信号。7.如权利要求5所述的存储系统，其中，写入多路复用电路包括：多路复用器，被配置为根据控制信号来选择性地输出从控制器输入的数据；以及多个可变延迟器，被配置为根据控制信号来接收多路复用器的输出信号，以及通过将接收到的输出信号延迟预设时间来输出延迟信号，以及其中，所述多个可变延迟器的延迟时间根据缓冲器芯片与所述多个存储器芯片之间的距离来设置。8.如权利要求1所述的存储系统，其中，缓冲器芯片包括：控制器，被配置为根据地址信号和选择信号来产生用于控制所述多个存储器芯片与控制器之间的数据I/O操作；串行化/并行化电路，被配置为经由串行化来输出从所述多个存储器芯片之中的两个不同的存储器芯片输出的数据，或者经由并行化来将从控制器输入的数据输出给所述两个不同的存储器芯片；读取多路复用电路，被配置为根据控制信号来选择性地输出从串行化/并行化电路输出的数据；以及写入多路复用电路，被配置为根据控制信号来将从控制器输入的数据传送给串行化/并行化电路。9.如权利要求1所述的存储系统，其中，所述多个存储模块中的每个存储模块中的I/O线的数量小于控制器的I/O线的数量。10.一种存储系统，包括：缓冲器芯片；以及多个存储模块，所述多个存储模块中的每个存储模块包括沿行方向布置的缓冲器芯片和多个存储器芯片，其中，所述多个存储模块中的所述多个存储器芯片之中的沿列方向的存储器芯片以单个列为单位或以多个列为单位来划分成排，以及缓冲器芯片经由独立的输入/输出I/O总线来耦接至控制器，且被配置为以排为单位来控制所述多个存储模块的数据I/O操作。11.如权利要求10所述的存储系统，其中，所述多个存储器芯片分布并布置在缓冲器芯片的左侧和右侧，以及其中，相等数量的存储器芯片位于缓冲器芯片的右侧和左侧。12.如权利要求10所述的存储系统，其中，缓冲器芯片包括：控制器，被配置为根据地址信号和选择信号来产生用于控制所述多个存储器芯片与控制器之间的数据I/O操作的控制信号；读取多路复用电路，被配置为根据控制信号来选择性地输出从所述多个存储器芯片输出的数据；以及写入多路复用电路，被配置为根据控制信号来将从控制器输入的数据选择性地传送给所述多个存储器芯片。13.如权利要求12所述的存储系统，其中，读取多路复用电路包括：多个锁存器，被配置为通过根据选通信号和控制信号而锁存从所述多个存储器芯片输出的数据...

【专利技术属性】
技术研发人员：李东郁，金庚焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR