一种散热的多芯片框架封装结构及其制备方法技术

本发明专利技术公开了一种散热的多芯片框架封装结构及其制备方法，所述封装结构包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。

【技术实现步骤摘要】
一种散热的多芯片框架封装结构及其制备方法
本专利技术涉及半导体器件封装领域中的散热技术，尤其涉及一种散热的多芯片框架封装结构及其制备方法。
技术介绍
随着电子工程的发展，小型化、轻量化及功能化的需求日渐增加，导致半导体封装密度不断增加。从一个组件的开发，逐渐进入到了集结多个组件成为一个系统的阶段，在随着产品高效能及外观轻薄的要求的带动下，不同功能的芯片迈向整合的阶段。在此期间，封装技术的不断发展和突破，成为推动整合的力量之一。多芯片封装技术的一个最重要的应用—系统级封装(SiP，SysteminPackage)概念随即被提出，SiP的封装形态多样，不同的芯片排列方式及内部接合技术可依照客户或产品的需求加以克制化或弹性生产，适用于各种消费性产品市场。SiP技术对于半导体芯片封装的整体成本、性能及可靠度有着巨大的贡献。方形扁平无引脚封装(QFN，QuadFlatNo-leadPackage)，其外观多为矩形，元件底部具有水平焊端，在中央有一个用来导热的焊盘，围绕大焊盘的外围四周有实现电气连接的焊端，芯片把热量通过封装底部的导热焊盘传导到PCB上，来进行散热。现有的框架SiP封装，集成了多颗芯片，使得总功耗急剧增大，封装底部的散热通道不足以把芯片的热量都传导到PCB上，从而极易导致整个框架封装系统因过热而失效。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种散热的多芯片框架封装结构及其制备方法。本专利技术实施例提供的散热的多芯片框架封装结构，包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。本专利技术实施例中，所述封装结构还包括：放置在所述底层半导体芯片的上方的一个或者多个上层半导体芯片。本专利技术实施例中，所述封装结构还包括：塑封体，所述导电焊盘、导热焊盘、底层半导体芯片、上层半导体芯片以及金属散热器位于所述塑封体内部，所述塑封体上表面与所述金属散热器的上表面平齐，且所述金属散热器上表面裸露于所述塑封体。本专利技术实施例中，所述封装结构还包括：金属散热盖，所述金属散热盖位于所述塑封体的上表面且与所述金属散热器相接触。本专利技术实施例中，所述底层半导体芯片通过金属打线的形式与所述导电焊盘电连接，所述上层半导体芯片通过金属打线的形式与所述底层半导体芯片以及所述导电焊盘电连接。本专利技术实施例提供的散热的多芯片框架封装结构的制备方法，包括：设置导热焊盘；在所述导热焊盘的周围设置至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；在所述导热焊盘的上方放置至少两个底层半导体芯片；在最上层半导体芯片上方设置金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。本专利技术实施例中，所述方法还包括：在所述底层半导体芯片的上方放置一个或者多个上层半导体芯片。本专利技术实施例中，所述方法还包括：将所述导电焊盘、导热焊盘、底层半导体芯片、上层半导体芯片以及金属散热器封装在塑封体内部；在所述塑封体的上表面进行打磨，以使所述塑封体上表面与所述金属散热器的上表面平齐，且所述金属散热器上表面裸露于所述塑封体。本专利技术实施例中，所述方法还包括：在所述塑封体的上表面设置金属散热盖，所设置的金属散热盖与所述金属散热器相接触。本专利技术实施例中，所述方法还包括：通过金属打线的形式电连接所述底层半导体芯片与所述导电焊盘；通过金属打线的形式电连接所述上层半导体芯片与所述底层半导体芯片以及所述导电焊盘。本专利技术实施例的技术方案中，散热的多芯片框架封装结构具有良好的散热特性，该封装结构包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。可见，本专利技术实施例中的多芯片框架封装结构中，为每个最上层的半导体芯片添加一个金属散热器，所述金属散热器可以根据不同半导体芯片的尺寸和散热要求分别设置不同的散热器结构，可以极大地提高多芯片框架封装结构设计的灵活性。对于堆叠后高度不一致的芯片分别设置不同高度的金属散热器，从而使得整体结构高度可控。最后在金属散热器的上表面添加金属散热盖，本专利技术实施例的封装结构可以有效地增加各半导体芯片的散热通道，提高整个封装系统的散热能力。附图说明图1为本专利技术实施例中导电焊盘与导热焊盘所形成的的框架结构示意图；图2为本专利技术实施例中导热焊盘上放置多个芯片后的封装结构示意图；图3为本专利技术实施例中加入散热器后封装结构示意图；图4为本专利技术实施例中制作完成的封装结构示意图一；图5为本专利技术实施例中封装结构示意图二；图6是本专利技术实施例中封装结构示意图三；图7是本专利技术实施例中封装结构示意图四；图8为本专利技术实施例的散热的多芯片框架封装结构的制备方法的流程示意图。具体实施方式为了能够更加详尽地了解本专利技术实施例的特点与
技术实现思路
，下面结合附图对本专利技术实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本专利技术实施例。为了解决现有SiP框架封装结构散热能力不足，容易导致整个SiP框架封装系统失效的问题，本专利技术实施例提供了一种具有良好散热特性的多芯片框架封装结构及其制备方法，所述封装结构可以有效增加框架SIP封装散热通道，提高封装结构导热性。本专利技术实施例的散热的多芯片框架封装结构，包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。在一种实施方式中，所述封装结构还包括：放置在所述底层半导体芯片的上方的一个或者多个上层半导体芯片。当然，所述封装结构也可以不包括上层半导体芯片，可以根据实际情况对上层半导体芯片的数目进行设置。所述导电焊盘、导热焊盘、底层半导体芯片、上层半导体芯片以及金属散热器位于塑封体内部，所述塑封体上表面与所述金属散热器的上表面平齐，且所述金属散热器上表面裸露于所述塑封体。位于所述塑封体的上表面具有金属散热盖，所述金属散热盖与所述金属散热器相接触。在一种实施方式中，所述底层半导体芯片可以通过金属打线的形式与所述导电焊盘电连接，所述上层半导体芯片可以通过金属打线的形式与所述底层半导体芯片以及所述导电焊盘电连接。下面结合具体应用场景对本专利技术实施例的散热的多芯片框架封装结构进行详细的解释说明。参照图4，封装结构包括：至少一个导电焊盘101，所述导电焊盘101用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘102，所述导热焊盘102为金属材料制成；至少两个底层半导体芯片103，所述底层半导体芯片平铺放置于所述导热焊盘102的上方，在所述底层半导体芯片103的上方可以放置一个或者多个上层半导体芯片202，所述底层半导体芯片103可以通过金属打线的形式与所述导电焊盘101进行电连接，所述上层半导体芯片可以通过金属打线的形式与所述底层半导体芯片103以及所述导电焊盘101进行电连接；金属散热器109，本文档来自技高网...

【技术保护点】
一种散热的多芯片框架封装结构，其特征在于，所述封装结构包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。

【技术特征摘要】
1.一种散热的多芯片框架封装结构，其特征在于，所述封装结构包括：至少一个导电焊盘，所述导电焊盘用于提供芯片管脚与封装体外部管脚的电性连接路径；导热焊盘；放置在所述导热焊盘上方的至少两个底层半导体芯片；设置在最上层半导体芯片上方的金属散热器，所述金属散热器用于为下方的半导体芯片提供散热通道。2.根据权利要求1所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：放置在所述底层半导体芯片的上方的一个或者多个上层半导体芯片。3.根据权利要求2所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：塑封体，所述导电焊盘、导热焊盘、底层半导体芯片、上层半导体芯片以及金属散热器位于所述塑封体内部，所述塑封体上表面与所述金属散热器的上表面平齐，且所述金属散热器上表面裸露于所述塑封体。4.根据权利要求3所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：金属散热盖，所述金属散热盖位于所述塑封体的上表面且与所述金属散热器相接触。5.根据权利要求1所述的多芯片框架封装结构，其特征在于，所述底层半导体芯片通过金属打线的形式与所述导电焊盘电连接，所述上层半导体芯片通过金属打线的形式与所述底层半导体芯片以及所述导电焊盘电连接。6.一种散热的多芯片框架封装结构的制备方法，其特征在于，所述方法包括...

【专利技术属性】
技术研发人员：谢业磊，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44