一种15线转4线编码电路制造技术

本发明专利技术提供一种15线转4线编码电路，包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出。本发明专利技术的15线转4线编码电路将15线输入信号转换为4线的8421码输出，消除数据的竞争，有效避免电路逻辑结果出错，同时通过减少信号走线，节省版图的面积开销，大大节约成本。

【技术实现步骤摘要】
一种15线转4线编码电路
本专利技术涉及集成电路设计领域，特别是涉及一种15线转4线编码电路。
技术介绍
编码电路是一种将多线(一般为2n-1)并行输入信号编译成多线(一般为n)并行输出的电路，达到减少输出信号线或者是减少输出引脚的目的，广泛应用于各种集成电路中。目前常用的编码方式，有8421码、格雷码、BCD码等，其中BCD码是二进制码十进制数。此外，2013年东南大学的赵霞等人专利技术了一种新的编码方式，命名为“制约竞争计数码”(专利号：CN201310027068.4)。下表是几种编码方式：由上表可知，“制约竞争计数码”是格雷码的一种变型，都是需要记忆才能分清输出码对应的十进制数值。如图1所示为“制约竞争技术码”的编码电路原理图，包括8个四输入或门和4个两输入或门，结构简单明了，与格雷码类似，实现加1计数只有一位输出位发生翻转，因此可以制约竞争。然而，图1中的“制约竞争计数码”应用到其他地方，并不能有效消除竞争，比如实现的是加2或者加3这样不规则数值变换计数编码，这种编码方式就不能很好消除竞争。发生竞争的根本原因是使用多输入的或门，或门的输入端可能会有2个输入同时发生翻转，这样就会发生竞争，使得电路逻辑结果出错。此外，虽然使用的是四输入或门和两输入或门这两种简单的数字电路，但是在输入端需要15条竖直方向的信号线，在版图上也一样需要这么多信号线。竖直方向的信号线会增大版图的面积，从而增加芯片的成本。如果是31线转5线的编码电路就需要31条竖直方向的信号线。以此类推到更多的输入信号，虽然使用的数字电路模块——或门的个数较少，但是版图上仍然有较大的面积开销。因此，如何提出一种新的编码电路，消除竞争，同时节省版图的面积开销，节约成本已成为本领域技术人员亟待解决的问题之一。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种15线转4线编码电路，用于解决现有技术中编码电路易发生竞争，占用版图面积大等问题。为实现上述目的及其他相关目的，本专利技术提供一种15线转4线编码电路，所述15线转4线编码电路至少包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出；15个输入信号的值从第一计数码至第十五计数码依次升高，4个输出信号的码位从第一位编码至第四位编码依次升高；第一计数码连接第一缓冲器的输入端，第三计数码连接第五缓冲器的输入端，第五计数码连接第九缓冲器的输入端，第七计数码连接第十三缓冲器的输入端，第九计数码连接第十八缓冲器的输入端，第十一计数码连接第二十二缓冲器的输入端，第十三计数码连接第二十七缓冲器的输入端，第十五计数码连接第三十二缓冲器的输入端，所述第一、第五、第九、第十三、第十八、第二十二、第二十七、第三十二缓冲器的输出端连接第二缓冲器的输入端，所述第二缓冲器的输出端作为第一位编码；第二计数码连接第三缓冲器的输入端，第三计数码连接第六缓冲器的输入端，第六计数码连接第十一缓冲器的输入端，第七计数码连接第十四缓冲器的输入端，第十计数码连接第二十缓冲器的输入端，第十一计数码连接第二十三缓冲器的输入端，第十四计数码连接第三十缓冲器的输入端，第十五计数码连接第三十三缓冲器的输入端，所述第三、第六、第十一、第十四、第二十、第二十三、第三十、第三十三缓冲器的输出端连接第四缓冲器的输入端，所述第四缓冲器的输出端作为第二位编码；第四计数码连接第七缓冲器的输入端，第五计数码连接第十缓冲器的输入端，第六计数码连接第十二缓冲器的输入端，第七计数码连接第十五缓冲器的输入端，所述第七、第十、第十二、第十五缓冲器的输出端连接第八缓冲器的输入端；所述第十二计数码连接第二十五缓冲器的输入端，第十三计数码连接第二十八缓冲器的输入端，第十四计数码连接第三十一缓冲器的输入端，第十五计数码连接第三十四缓冲器的输入端，所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十六缓冲器的输入端；所述第八缓冲器及所述第二十六缓冲器的输出端作为第三位编码；第八计数码连接第十六缓冲器的输入端，第九计数码连接第十九缓冲器的输入端，第十计数码连接第二十一缓冲器的输入端，第十一计数码连接第二十四缓冲器的输入端，所述第十六、第十九、第二十一、第二十四缓冲器的输出端连接十七缓冲器的输入端；所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十九缓冲器的输入端所述第十七缓冲器及所述第二十九缓冲器的输出端作为第四位编码；所述第一～第三十四缓冲器接收同一控制信号，当所述控制信号起效时，若输入为低电平则不影响输出信号，若输入为高电平则产生静态电流。优选地，所述第一～第三十四缓冲器包括：第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管；所述第一PMOS管与所述第一NMOS管的漏端相连、栅端相连，所述第一PMOS管的源端连接电源电压，所述第一NMOS管的源端接地；所述第二PMOS管与所述第二NMOS管的漏端相连；所述第二PMOS管的栅端连接所述第一PMOS管与所述第一NMOS管的漏端、源端连接电源电压；所述第二NMOS管的栅端连接所述控制信号、源端接地。优选地，所述第一～第四位编码的输出端还分别连接一缓冲电路。更优选地，所述缓冲电路包括：第三PMOS管、第三NMOS管、第四PMOS管、第四NMOS管；所述第三PMOS管与所述第三NMOS管的漏端相连、栅端相连，所述第三PMOS管的源端连接电源电压，所述第三NMOS管的源端接地；所述第四PMOS管与所述第四NMOS管的漏端相连、栅端连接所述第三PMOS管与所述第三NMOS管的漏端，所述第四PMOS管的源端连接电源电压，所述第四NMOS管的源端接地。如上所述，本专利技术的15线转4线编码电路，具有以下有益效果：本专利技术的15线转4线编码电路将15线输入信号转换为4线的8421码输出，消除数据的竞争，有效避免电路逻辑结果出错，同时通过减少信号走线，节省版图的面积开销，大大节约成本。附图说明图1显示为现有技术中的制约竞争计数编码电路的结构示意图。图2显示为本专利技术的15线转4线编码电路的结构示意图。图3显示为本专利技术的缓冲器的结构示意图。图4显示为本专利技术的缓冲电路的原理示意图。图5显示为本专利技术的波形示意图。元件标号说明U1～U34缓冲器B1～B4缓冲电路In<1>～In<34>第一～第三十四计数码Out<1>～Out<4>第一～第三位编码具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图2～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图2所示，本专利技术提供一种15线转4线编码电路，所述15线转4线编码电路至少包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出。如图2所示，15个输入信号的值从第一计数码In&本文档来自技高网...

【技术保护点】
一种15线转4线编码电路，其特征在于，所述15线转4线编码电路至少包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出；15个输入信号的值从第一计数码至第十五计数码依次升高，4个输出信号的码位从第一位编码至第四位编码依次升高；第一计数码连接第一缓冲器的输入端，第三计数码连接第五缓冲器的输入端，第五计数码连接第九缓冲器的输入端，第七计数码连接第十三缓冲器的输入端，第九计数码连接第十八缓冲器的输入端，第十一计数码连接第二十二缓冲器的输入端，第十三计数码连接第二十七缓冲器的输入端，第十五计数码连接第三十二缓冲器的输入端，所述第一、第五、第九、第十三、第十八、第二十二、第二十七、第三十二缓冲器的输出端连接第二缓冲器的输入端，所述第二缓冲器的输出端作为第一位编码；第二计数码连接第三缓冲器的输入端，第三计数码连接第六缓冲器的输入端，第六计数码连接第十一缓冲器的输入端，第七计数码连接第十四缓冲器的输入端，第十计数码连接第二十缓冲器的输入端，第十一计数码连接第二十三缓冲器的输入端，第十四计数码连接第三十缓冲器的输入端，第十五计数码连接第三十三缓冲器的输入端，所述第三、第六、第十一、第十四、第二十、第二十三、第三十、第三十三缓冲器的输出端连接第四缓冲器的输入端，所述第四缓冲器的输出端作为第二位编码；第四计数码连接第七缓冲器的输入端，第五计数码连接第十缓冲器的输入端，第六计数码连接第十二缓冲器的输入端，第七计数码连接第十五缓冲器的输入端，所述第七、第十、第十二、第十五缓冲器的输出端连接第八缓冲器的输入端；所述第十二计数码连接第二十五缓冲器的输入端，第十三计数码连接第二十八缓冲器的输入端，第十四计数码连接第三十一缓冲器的输入端，第十五计数码连接第三十四缓冲器的输入端，所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十六缓冲器的输入端；所述第八缓冲器及所述第二十六缓冲器的输出端作为第三位编码；第八计数码连接第十六缓冲器的输入端，第九计数码连接第十九缓冲器的输入端，第十计数码连接第二十一缓冲器的输入端，第十一计数码连接第二十四缓冲器的输入端，所述第十六、第十九、第二十一、第二十四缓冲器的输出端连接十七缓冲器的输入端；所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十九缓冲器的输入端所述第十七缓冲器及所述第二十九缓冲器的输出端作为第四位编码；所述第一～第三十四缓冲器接收同一控制信号，当所述控制信号起效时，若输入为低电平则不影响输出信号，若输入为高电平则产生静态电流。...

【技术特征摘要】
1.一种15线转4线编码电路，其特征在于，所述15线转4线编码电路至少包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出；15个输入信号的值从第一计数码至第十五计数码依次升高，4个输出信号的码位从第一位编码至第四位编码依次升高；第一计数码连接第一缓冲器的输入端，第三计数码连接第五缓冲器的输入端，第五计数码连接第九缓冲器的输入端，第七计数码连接第十三缓冲器的输入端，第九计数码连接第十八缓冲器的输入端，第十一计数码连接第二十二缓冲器的输入端，第十三计数码连接第二十七缓冲器的输入端，第十五计数码连接第三十二缓冲器的输入端，所述第一、第五、第九、第十三、第十八、第二十二、第二十七、第三十二缓冲器的输出端连接第二缓冲器的输入端，所述第二缓冲器的输出端作为第一位编码；第二计数码连接第三缓冲器的输入端，第三计数码连接第六缓冲器的输入端，第六计数码连接第十一缓冲器的输入端，第七计数码连接第十四缓冲器的输入端，第十计数码连接第二十缓冲器的输入端，第十一计数码连接第二十三缓冲器的输入端，第十四计数码连接第三十缓冲器的输入端，第十五计数码连接第三十三缓冲器的输入端，所述第三、第六、第十一、第十四、第二十、第二十三、第三十、第三十三缓冲器的输出端连接第四缓冲器的输入端，所述第四缓冲器的输出端作为第二位编码；第四计数码连接第七缓冲器的输入端，第五计数码连接第十缓冲器的输入端，第六计数码连接第十二缓冲器的输入端，第七计数码连接第十五缓冲器的输入端，所述第七、第十、第十二、第十五缓冲器的输出端连接第八缓冲器的输入端；所述第十二计数码连接第二十五缓冲器的输入端，第十三计数码连接第二十八缓冲器的输入端，第十四计数码连接第三十一缓冲器的输入端，第十五计数码连接第三十四缓冲器的输入端，所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十六缓冲器的输入端；所...

【专利技术属性】
技术研发人员：汪辉，黄景林，章琦，汪宁，田犁，叶汇贤，黄尊恺，
申请(专利权)人：中国科学院上海高等研究院，
类型：发明
国别省市：上海,31