电阻元件用的集合基板制造技术

电阻元件用的集合基板(120A)具备基部(121)、被设置在基部(121)的产品预定区域(Ra)及切除预定区域内的第1导电图案(P1)、和被设置在基部(121)的产品预定区域(Ra)内的电阻体(22)。切除预定区域包含在第1方向(X)上与产品预定区域(Ra)邻接的第1区域(Rb1)、和在第2方向(Y)上与产品预定区域间(Ra)邻接的第2区域(Rb2)。第1导电图案(P1)具有：与电阻体(22)连接并且被配设在产品预定区域(Ra)内的第1端子部(124A)；被配设于第1区域(Rb1)并且面积比第1端子部(124A)大的第1电极部(125A)；以及通过从第1端子部(124A)被朝向第2区域(Rb2)引出而与第1电极部(125A)连接的第1布线部(126A)。

A collection substrate for resistive devices

Set the resistance of substrate components with (120A) has a base (121), is set in the base (121) products of a predetermined area (Ra) and resection of the first conductive pattern within a predetermined area (P1), and is set on the base (121) products of a predetermined region (Ra) resistance in the body (22). The excision predetermined region comprises a first region (Rb1) adjacent to the product predetermined region (Ra) in the first direction (X), and a second region (Rb2) adjacent to the product predetermined area (Ra) in the second direction (Y). The first conductive pattern (P1) is provided with a resistor (22) connected and is arranged in a predetermined area product (Ra) first terminal within the Department; (124A) is arranged on the first area (Rb1) and the area ratio of the first terminals (124A) of the first electrode (125A); and from first the terminal part (124A) is towards the second area (Rb2) and lead (125A) and the first electrode connected to the first wiring part (126A).

【技术实现步骤摘要】
电阻元件用的集合基板
本专利技术涉及将复合电子构件所具备的多个电阻元件总括而进行制造时的半成品即电阻元件用的集合基板(以下也有时简称为集合基板)。
技术介绍
以往，在以高密度集成各电子构件的观点上提出多个电子元件所构成的复合电子构件的专利技术。例如，在JP特开平6-283301号公报中公开了：针对从芯片型电阻、芯片型热敏电阻、芯片型电容器及芯片型变阻器等多种电子元件之中选出的2种以上的电子元件，将多个相同形状且相同尺寸的电子元件集成而得的复合电子构件。在该复合电子构件中，各电子元件沿着厚度方向相互重合，进而没置于各个电子元件的端子电极总括并被引线框覆盖，由此被一体化。再有，作为将芯片型电阻总括而进行制造时的修整涉及的专利技术，例如有JP特开平11-340002号公报或JP特开2005-303199号公报等公开的专利技术。这些JP特开平11-340002号公报及JP特开2005-303199号公报公开的专利技术鉴于伴随着芯片型电阻的小型化而使电阻计的探针触碰芯片型电阻的电极变得困难起来，在作为半成品的电阻元件用的集合基板设置产品预定区域与切除预定区域，以便以行状或者列状相互交替地配置。在其中的产品预定区域设置电阻体，作为用于测量电阻值的电极，在切除预定区域设置有与上述电阻体连接的电极部。本专利技术人们在比本申请在先提出的申请即JP特愿2015-049457中，提出了与上述JP特开平6-283301号公报所公开的复合电子构件相比能够提高电路设计的自由度的复合电子构件。该复合电子构件是具备在发挥作为基板的作用的绝缘性基部设置了电阻功能的1个基板型的电子元件、及与该基板型的电子元件接合的另一个电子元件的新颖的复合电子构件。在该新颖的复合电子构件中，基板型的电子元件的绝缘性基部的上表面成为与另一个电子元件对置的面。在该上表面设置上表面导体，上表面导体和另一个电子元件的外部电极经由接合材料而被连接。再有，在该新颖的构成的复合电子构件的某一实施例中，在基板型的电子元件的绝缘性基部的上表面除了前述的上表面导体以外还设置有功能部。该功能部具有电阻体、与电阻体连接的其他上表面导体、以及对电阻体进行保护的保护膜。该情况下，在与电阻体连接的其他上表面导体、和用于对电阻体的电阻值进行测量的电极部之间，配置安装另一个电子元件的上表面导体。如此一来，在基板型的电子元件的上表面存在包含未被连接于电阻体的上表面导体且相互电绝缘的多个上表面导体。该情况下，在基板型的电子元件非常小型的情况下，即便如上述的JP特开平11-340002号公报及JP特开2005-303199号公报所公开的那样设置了产品预定区域与切除预定区域，以便以行状或者列状相互交替地配置，对被连接至电阻体的上表面导体与电极部进行连接也会变得困难起来，例如即便能对这些进行连接，也会产生切除预定区域大型化、由此应得个数大幅度地减少的问题。尤其，在电阻体的电阻值小的情况下，虽然为了消除接触电阻的影响而需要采用4端子测量用的探针，但该情况下需要将电极部增大至相当程度，应得个数的减少显著地产生。
技术实现思路
本专利技术是为了解决上述问题而进行的，其目的在于，提供一种既能抑制切除预定区域的大型化、又能较多地确保应得个数的电阻元件用的集合基板。基于本专利技术的电阻元件用的集合基板具备：基部，其包含以矩阵状相互间隔开配置的多个产品预定区域及位于上述多个产品预定区域之间的格子状的切除预定区域；多个电阻体，其被设置在上述基部的上表面；以及多个第1导电图案，其被设置在上述基部的所述上表面。上述多个电阻体的每一个被设置于上述多个产品预定区域的每一个。将上述多个产品预定区域之中的1个产品预定区域、和上述切除预定区域之中的将上述1个产品预定区域围起来的部分即框状区域所构成的部分作为单位区域，上述多个第1导电图案的每一个被设置于存在多个的上述单位区域的每一个内。多个上述单位区域的每一个中，上述框状区域包括：在作为上述多个产品预定区域排列的方向即行方向及列方向之中的一个方向的第1方向上与上述产品预定区域邻接的第1区域；在作为上述行方向及上述列方向之中的另一个方向的第2方向上与上述产品预定区域邻接的第2区域。多个上述单位区域的每一个中，上述第1导电图案具有：与上述电阻体连接并且被配设在上述产品预定区域内的第1端子部；至少配设在上述第1区域内并且面积比上述第1端子部大的第1电极部；从上述第1端子部被朝向上述第2区域引出并且仅经由上述框状区域而与上述第1电极部连接的第1布线部。基于上述本专利技术的电阻元件用的集合基板，也可以还具备多个第2导电图案，该多个第2导电图案被设置于上述基部的上述上表面且与上述多个第1导电图案的每一个间隔开，该情况下优选上述多个第2导电图案的每一个被设置于存在多个的上述单位区域的每一个内。再有，该情况下优选多个上述单位区域的每一个中，上述第2导电图案具有：与上述电阻体连接并且被配设在上述产品预定区域内的第2端子部；至少配设在上述第1区域并且面积比上述第2端子部大的第2电极部；从上述第2端子部被朝向上述第2区域引出并且仅经由上述框状区域而与上述第2电极部连接的第2布线部。基于上述本专利技术的电阻元件用的集合基板的某形态中，多个上述单位区域的每一个中，上述第1端子部及上述第2端子部也可以在上述第1方向上间隔开。上述某形态中，多个上述单位区域的每一个中，上述第1电极部也可以包含与被配设在上述第1区域的部分相连并且被配设在上述产品预定区域内的第1部分，且上述第2电极部包含与被配设在上述第1区域的部分相连并且被配设在上述产品预定区域内的第2部分，另外该情况下，多个上述单位区域的每一个中，上述第1部分也可以在上述第1方向上与上述第1端子部间隔开，且上述第2部分在上述第1方向上与上述第2端子部间隔开。再有，上述某形态中，基于上述本专利技术的电阻元件用的集合基板也可以还具备：多个第3导电图案，该多个第3导电图案被设置于上述基部的上述上表面，且与上述多个第1导电图案的每一个及上述多个第2导电图案的每一个间隔开；和多个第4导电图案，该多个第4导电图案被设置于上述基部的上述上表面，且与上述多个第1导电图案的每一个及上述多个第2导电图案的每一个间隔开。该情况下，上述多个第3导电图案的每一个也可以被设置于存在多个的上述单位区域的每一个内，再有上述多个第4导电图案的每一个也可以被设置于存在多个的上述单位区域的每一个内。还有，该情况下在多个上述单位区域的每一个中，上述第3导电图案也可以被配设在位于上述第1端子部与上述第1电极部之间的部分的上述产品预定区域内，且上述第4导电图案被配设在位于上述第2端子部与上述第2电极部之间的部分的上述产品预定区域内。进而，该情况下，多个上述单位区域的每一个中，优选上述第1端子部与上述第1电极部在上述第1方向上的间隔及上述第2端子部与上述第2电极部在上述第1方向上的间隔均比上述第1端子部与上述第2端子部在上述第1方向上的间隔小。基于上述本专利技术的电阻元件用的集合基板的其他形态中，多个上述单位区域的每一个中，上述第1端子部及上述第2端子部也可以在上述第2方向上间隔开。上述其他形态中，多个上述单位区域的每一个中，上述第1电极部也可以包含与被配设在上述第1区域的部分相连并且被配设在上述产品预定区域内的第1部分，且上述第2电极部本文档来自技高网...

【技术保护点】
一种电阻元件用的集合基板，具备：基部，其包含以矩阵状相互间隔开配置的多个产品预定区域及位于所述多个产品预定区域之间的格子状的切除预定区域；多个电阻体，其被设置在所述基部的上表面；以及多个第1导电图案，其被设置在所述基部的所述上表面，所述多个电阻体的每一个被设置于所述多个产品预定区域的每一个内，将所述多个产品预定区域之中的1个产品预定区域、和所述切除预定区域之中的将所述1个产品预定区域围起来的部分即框状区域所构成的部分作为单位区域，所述多个第1导电图案的每一个被设置于存在多个的所述单位区域的每一个内，在多个所述单位区域的每一个中，所述框状区域包含：在作为所述多个产品预定区域排列的方向即行方向及列方向之中的一个方向的第1方向上，与所述产品预定区域邻接的第1区域；和在作为所述行方向及所述列方向之中的另一个方向的第2方向上与所述产品预定区域邻接的第2区域，在多个所述单位区域的每一个中，所述第1导电图案具有：与所述电阻体连接并且被配设于所述产品预定区域的第1端子部；至少配设于所述第1区域并且面积比所述第1端子部大的第1电极部；以及从所述第1端子部被朝向所述第2区域引出并且仅经由所述框状区域而被连接至所述第1电极部的第1布线部。...

【技术特征摘要】
2015.08.26 JP 2015-1669141.一种电阻元件用的集合基板，具备：基部，其包含以矩阵状相互间隔开配置的多个产品预定区域及位于所述多个产品预定区域之间的格子状的切除预定区域；多个电阻体，其被设置在所述基部的上表面；以及多个第1导电图案，其被设置在所述基部的所述上表面，所述多个电阻体的每一个被设置于所述多个产品预定区域的每一个内，将所述多个产品预定区域之中的1个产品预定区域、和所述切除预定区域之中的将所述1个产品预定区域围起来的部分即框状区域所构成的部分作为单位区域，所述多个第1导电图案的每一个被设置于存在多个的所述单位区域的每一个内，在多个所述单位区域的每一个中，所述框状区域包含：在作为所述多个产品预定区域排列的方向即行方向及列方向之中的一个方向的第1方向上，与所述产品预定区域邻接的第1区域；和在作为所述行方向及所述列方向之中的另一个方向的第2方向上与所述产品预定区域邻接的第2区域，在多个所述单位区域的每一个中，所述第1导电图案具有：与所述电阻体连接并且被配设于所述产品预定区域的第1端子部；至少配设于所述第1区域并且面积比所述第1端子部大的第1电极部；以及从所述第1端子部被朝向所述第2区域引出并且仅经由所述框状区域而被连接至所述第1电极部的第1布线部。2.根据权利要求1所述的电阻元件用的集合基板，其中，该电阻元件用的集合基板还具备多个第2导电图案，所述多个第2导电图案被设置于所述基部的所述上表面且与所述多个第1导电图案的每一个间隔开，所述多个第2导电图案的每一个被设置于存在多个的所述单位区域的每一个内，在多个所述单位区域的每一个中，所述第2导电图案具有：与所述电阻体连接并且被配设在所述产品预定区域的第2端子部；至少被配设在所述第1区域并且面积比所述第2端子部大的第2电极部；和从所述第2端子部被朝向所述第2区域引出并且仅经由所述框状区域而被连接至所述第2电极部的第2布线部。3.根据权利要求2所述的电阻元件用的集合基板，其中，多个所述单位区域的每一个中，所述第1端子部及所述第2端子部在所述第1方向上间隔开。4.根据权利要求3所述的电阻元件用的集合基板，其中，多个所述单位区域的每一个中，所述第1电极部包含与被配设在所述第1区域的部分相连并且被配设在所述产品预定区域内的第1部分，且所述第2电极部包含与被配设在所述第1区域的部分相连并且被配设在所述产品预定区域内的第2部分，多个所述单位区域的每一个中，所述第1部分在所述第1方向上与所述第1端子部间隔开，且所述第2部分在所述第1方向上与所述第2端子部间隔开。5.根据权利要求3所述的电阻元件用的集合基板，其中，该电阻元件用的集合基板还具备：多个第3导电图案，该多个第3导电图案被设置于所述基部的所述上表面，且与所述多个第1导电图案的每一个及所述多个第2导电图案的每一个间隔开；和多个第4导电图案，该多个第4导电图案被设置于所述基部的所述上表面...

【专利技术属性】
技术研发人员：服部和生，藤本力，黑岩慎一郎，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本,JP