使用前侧深沟槽刻蚀隔离电路元件制造技术

本申请公开了使用前侧深沟槽刻蚀隔离电路元件。一种集成电路(400，图4)通过以下方式形成：形成穿过互连区域(404)的至少部分的隔离沟槽(430、432、434)，该沟槽深入集成电路的基板(402)中至少40微米，至少200微米的基板材料留在隔离沟槽下方。介电材料(434)在不大于320℃的基板温度下形成在隔离沟槽中以形成隔离结构(424)，该隔离结构(424)将集成电路的隔离区域(438)与基板的至少部分分隔。隔离区域包含隔离组件(406)。集成电路的隔离区域可为基板中的区域，和/或互连区域中的区域。隔离区域可为基板的第一部分，其与基板的第二部分侧向地分隔。隔离区域可为在隔离结构上方的互连区域的部分。

Isolation of circuit elements using a front side deep trench

The present invention discloses the use of a front side deep trench etching isolation circuit element. An integrated circuit (400, FIG. 4) formed by the following ways: (404) region is formed through the interconnection of at least a portion of the isolation trench (430, 432, 434), the deep trench substrate integrated circuit (402) at least 40 micron, at least in the substrate material isolation trench 200 microns below. The dielectric material (434) is formed in the isolation trench at a substrate temperature of not more than 320 DEG C to form an isolation structure (424) that separates the isolation region (438) of the integrated circuit from at least a portion of the substrate. Isolation area includes isolation component (406). The isolation region of the integrated circuit may be a region of the substrate and / or a region in the interconnect region. The isolation region may be a first portion of the substrate, which is laterally separated from the second portion of the substrate. The isolation area may be part of the interconnect area above the isolation structure.

【技术实现步骤摘要】

本专利技术涉及集成电路领域。更具体地，本专利技术涉及在集成电路中的隔离结构。
技术介绍
一些电子电路包括在工作电势中具有较大差异的组件，并且组件的半导体基板必须被电隔离。将隔离组件放在独立的芯片中不合需要地增加电路的芯片数目和成本。将隔离组件放在具有公共半导体基板的相同芯片中需要将基板的部分隔离，这一直是有问题的且很昂贵。
技术实现思路
以下呈现简化的
技术实现思路
以便提供对本专利技术一个或更多个方面的基本理解。该
技术实现思路
不是本专利技术的彻底综述，且既不旨在确定本专利技术的关键或重要因素，也不划定本专利技术的范围。而是，该
技术实现思路
的主要目的在于以简化形式呈现本专利技术的一些概念，以作为稍后呈现的更具体实施方式的前奏。一种集成电路可通过以下方式形成：通过从集成电路的顶侧(通过包含互连件的互连区域的至少部分)形成隔离沟槽，该沟槽深入到集成电路的基板中至少40微米。当隔离沟槽形成时，至少200微米的基板材料保留在隔离沟槽下方的基板中。介电材料形成在隔离沟槽中同时基板处在不大于320℃的温度下以形成隔离结构，该隔离结构将集成电路的隔离区域与基板的至少部分分隔。集成电路的隔离区域可为基板中本文档来自技高网...

【技术保护点】
一种集成电路，包括：基板，其包括半导体材料；组件，其设置在所述基板中；互连区域，其设置在所述基板上方，所述互连区域包括介电层和设置在所述介电层中的互连件；隔离结构，其包括通过所述互连区域的至少部分延伸并进入所述基板至少40微米深的隔离沟槽，所述互连区域的所述至少部分包含互连件，所述隔离结构包括在所述隔离沟槽中的介电材料，所述隔离结构将所述集成电路的隔离区域与所述基板的至少部分分隔；以及所述集成电路的隔离组件，其设置在所述隔离区域中。

【技术特征摘要】
2015.10.27 US 14/924,5841.一种集成电路，包括：基板，其包括半导体材料；组件，其设置在所述基板中；互连区域，其设置在所述基板上方，所述互连区域包括介电层和设置在所述介电层中的互连件；隔离结构，其包括通过所述互连区域的至少部分延伸并进入所述基板至少40微米深的隔离沟槽，所述互连区域的所述至少部分包含互连件，所述隔离结构包括在所述隔离沟槽中的介电材料，所述隔离结构将所述集成电路的隔离区域与所述基板的至少部分分隔；以及所述集成电路的隔离组件，其设置在所述隔离区域中。2.根据权利要求1所述的集成电路，所述隔离区域为所述基板的一部分，所述隔离结构侧向地分隔所述隔离区域与所述基板的剩余部分。3.根据权利要求2所述的集成电路，所述隔离区域具有闭环配置，所述隔离结构侧向地围绕所述隔离区域。4.根据权利要求2所述的集成电路，所述隔离区域延伸到所述集成电路的分割区。5.根据权利要求1所述的集成电路，所述隔离区域为位于所述隔离结构上方的所述互连区域的一部分，所述隔离结构分隔所述隔离区域与所述基板。6.根据权利要求1所述的集成电路，在所述隔离沟槽中的所述介电材料选自由有机聚合物、硅氧烷聚合物、有机硅烷、溶胶凝胶和陶瓷浆料构成的组。7.根据权利要求1所述的集成电路，在所述隔离沟槽中的所述介电材料包括在所述隔离沟槽的下部中的第一材料和在所述第一材料上方的所述隔离沟槽的上部中的第二材料。8.根据权利要求1所述的集成电路，所述隔离沟槽延伸穿过所述整个互连区域。9.根据权利要求1所述的集成电路，所述互连区域在所述隔离结构上方延伸。10.一种形成集成电路的方法，包括步骤：提供包括半导体材料的基板；在所述基板的顶表面形成组件；在所述基板上方形成互连区域，包括形成介电层和形成所述介电层中的互连件；穿过所述互连区域的至少部分并进入到所述基板至少40微米深形成隔离沟槽，以便至少200微米的基板材料保留于所述隔离沟槽下方的所述基板中，所述互连区域的所述至少部分包含所述互连件的至少部分，以及在所述隔离沟槽中形成介电材料以形成隔离结构，所述介电材料接触所述基板和所述互连区域，所述隔离结构将所述集成电路的隔离区域与所述基板的至少部分分隔，所述隔离区域包含所述集成电路的隔离组件。11.根据权利要求10所述的方法，其中在所述隔离沟槽中形成所述介电材料包括使...

【专利技术属性】
技术研发人员：D·卡罗瑟斯，R·杰克逊，R·穆霍帕迪亚，B·库克，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US